基于vhdl的电子钟的设计.doc

基于VHDL的电子钟的设计

目   录

设计要求与功能-----------------------------------------------------------------------2
摘要--------------------------------------------------------------------------------------2
1  软件介绍
1.1  EDA介绍---------------------------------------------------------------------------------------3
1.2  VHDL语言的介绍 ---------------------------------------------------------------------------3
1.3  QuartusII的介绍-------------------------------------------------------------------------------4
2 设计构想
2.1  实验过程----------------------------------------------------------------------------------------5
2.2  设计结构----------------------------------------------------------------------------------------5
3  计时模块
3.1  各功能模块设计-------------------------------------------------------------------------------5
3.1.1 计数器------------------------------------------------------------------------------------------5
4  设置模块
4.1 时间设置模块----------------------------------------------------------------------------------10
4.1.1  二选一数据选择器------------------------------------------------------------------------10
5  显示模块
5.1  时间显示模块---------------------------------------------------------------------------------11
6  顶层电路VHDL设计
6.1  顶层电路VHDL程序设计-----------------------------------------------------------------13
6.2  调试与操作说明------------------------------------------------------------------------------15
6.3  硬件测试---------------------------------------------------------------------------------------16
课程设计心得与体会---------------------------------------------------------------16
参考文献-------------------------------------------------------------------------------17

设计要求
1. 详细说明设计方案
2. 用VHDL编写设计程序
3. 给出系统仿真结果
4. 进行硬件验证

电子钟的功能
要求所设计的电子钟能够正常进行时分秒计时，并显示计时结果。同时具有校时功能。

摘 要

数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。电路通过使用数字元件，采用三个计数器来构成完成二十四小时的数字钟设计，并且将译码器和二选一数字选择器配合使用来完成动时间写出。此外，使能端和复位端控制信号用来控制电路，使得该电路可以完成保持、清零、预置时间、等一系列的功能。