基于fpga的简易数字频率计设计.doc
约43页DOC格式手机打开展开
基于fpga的简易数字频率计设计,摘 要本设计是基于fpga的一个简易数字频率计，利用verilog硬件描述语言设计实现了频率计内部功能模块，采用了等精度测量的方法，并结合nios软核cpu嵌入fpga，构成sopc系统，利用nios软核对数据浮点运算处理，管理人机交换界面实时显示，跟传统fpga+单片机的多芯片系统方案相比更加灵活，系统体积小和功耗...
内容介绍
此文档由会员 losece 发布
摘 要
本设计是基于FPGA的一个简易数字频率计，利用Verilog硬件描述语言设计实现了频率计内部功能模块，采用了等精度测量的方法，并结合NIOS软核CPU嵌入FPGA，构成SOPC系统，利用NIOS软核对数据浮点运算处理，管理人机交换界面实时显示，跟传统FPGA+单片机的多芯片系统方案相比更加灵活，系统体积小和功耗小等优势，具备软硬件在系统可编程的功能。
本设计测量频率的方法采用的是等精度测量法，相比直接测频法和测周法有精度更高的特点。前端信号输入调理采用宽带放大器AD811对微弱信号进行放大，经过比较器整形调理后，FPGA进行采用测量，系统实时性好，精度高。
关键词：等精度 频率计 FPGA NIOS Verilog
目 录
摘 要 I
ABSTRACT II
1 概 述 1
2 系统方案分析及比较选择 3
2.1 方案构想 3
2.2 方案比较及选用依据： 4
3 工作原理及其系统框图 5
3.1 计数式直接测频法 5
3.2 计数式直接测周期 6
3.3 等精度测量原理 7
4 硬件系统实现 10
4．1 硬件系统原理图 10
4．1．1放大电路的选择 10
4．1．2 整形电路 13
4．2 FPGA控制电路 15
4.2.1 FPGA芯片选型 15
4.2.2 FPGA最小系统搭建 16
4.3 FPGA内部模块 19
4.3.1系统总体框图 19
4.3.2 同步预置模块 20
4.3.3 频率计数模块、时间计数模块 21
4.3.4 数据输出模块，计数器清零模块 21
5 软件系统实现 23
5．1 主程序框图 23
5．2 NIOS II 软核 23
5．3．NIOS外部接口与内部介绍 24
5．3．1 nios软核原理框图 24
5．3．2 nios软核外部接口 24
6 遇到问题，分析问题，解决问题 25
6．1 输入阻抗问题 25
6．2 放大器选择问题 25
7 电路抗干扰措施 26
8 系统指标测试 27
9 结束语 28
参考文献 29
附录1：FPGA硬件描述语言代码 30
附录2：NIOS C语言程序代码 33
概 述
随着微电子技术和计算机技术的迅速发展，特别是单片微机和片上可编程系统的出现和发展，使传统的电子测量仪器在原理、功能、精度及自动化水平等方面都发生了巨大的变化，形成一种完全突破传统概念的新一代测量仪器。频率计广泛采用了高速集成电路和大规模集成电路，使仪器在小型化、耗电、可靠性等方面都发生了重大的变化。传统的频率计测量误差较大，等精度频率计以其测量准确、精度高、方便等优势将得到广泛的应用。
频率计是电子计数器的一种，在电子技术领域内，频率与电压一样，也是一个基本参数。目前，随着电子技术、微电子技术、数字技术、计算机科学的发展，电子计数器已经大量采用大规模、超大规模集成电路，尤其是与微处理器相结合，实现了程控化和智能化，频率计不断得到发展和完善。尤其是近代以来，随着电子工业的飞速发展，EDA技术的问世，新型的频率计具有测量精度高、速度快、自动化程度高、直接数字显示、操作简便等特点。在此基础上附加参数转换电路，可以完成多参数、多功能测量，应用前景非常广阔。
参考文献
[1] 夏宇闻，2008，《Verilog数字系统设计教程》[M],北京航空航天大学出版社。
[2] 蔡伟纲，2007，《Nios II软件架构解析》[M]，西安电子科技大学出版社。
[3] 周立功，2006，《SOPC嵌入式系统基础教程》[M]，北京航空航天大学出版社。
[4] ALTERA公司， 《Cyclone-EP2C5使用手册》[EB/OL]。
[5] 周树南、张伯颐，2006，《电路与电子学基础》[M]，科学出版社。
[6] 马义忠、常蓬彬、马浚，2005，《数字逻辑与数字系统》[M]，高等教育出版社。
[7] 黄智伟 ，2006，《全国大学生电子设计竞赛系统设计》[M]，北京航空航天大学出版社。
[8] 李凤霞，2004，《C语言程序设计教程》[M]，北京理工大学出版社。
[9] 吴继华，2006，《设计与验证Verilog HDL》[M]，人民邮电出版社。
[10] 张洪润，2009，《FPGA/CPLD应用设计200例》[M]，北京航空航天大学出版社。
本设计是基于FPGA的一个简易数字频率计，利用Verilog硬件描述语言设计实现了频率计内部功能模块，采用了等精度测量的方法，并结合NIOS软核CPU嵌入FPGA，构成SOPC系统，利用NIOS软核对数据浮点运算处理，管理人机交换界面实时显示，跟传统FPGA+单片机的多芯片系统方案相比更加灵活，系统体积小和功耗小等优势，具备软硬件在系统可编程的功能。
本设计测量频率的方法采用的是等精度测量法，相比直接测频法和测周法有精度更高的特点。前端信号输入调理采用宽带放大器AD811对微弱信号进行放大，经过比较器整形调理后，FPGA进行采用测量，系统实时性好，精度高。
关键词：等精度 频率计 FPGA NIOS Verilog
目 录
摘 要 I
ABSTRACT II
1 概 述 1
2 系统方案分析及比较选择 3
2.1 方案构想 3
2.2 方案比较及选用依据： 4
3 工作原理及其系统框图 5
3.1 计数式直接测频法 5
3.2 计数式直接测周期 6
3.3 等精度测量原理 7
4 硬件系统实现 10
4．1 硬件系统原理图 10
4．1．1放大电路的选择 10
4．1．2 整形电路 13
4．2 FPGA控制电路 15
4.2.1 FPGA芯片选型 15
4.2.2 FPGA最小系统搭建 16
4.3 FPGA内部模块 19
4.3.1系统总体框图 19
4.3.2 同步预置模块 20
4.3.3 频率计数模块、时间计数模块 21
4.3.4 数据输出模块，计数器清零模块 21
5 软件系统实现 23
5．1 主程序框图 23
5．2 NIOS II 软核 23
5．3．NIOS外部接口与内部介绍 24
5．3．1 nios软核原理框图 24
5．3．2 nios软核外部接口 24
6 遇到问题，分析问题，解决问题 25
6．1 输入阻抗问题 25
6．2 放大器选择问题 25
7 电路抗干扰措施 26
8 系统指标测试 27
9 结束语 28
参考文献 29
附录1：FPGA硬件描述语言代码 30
附录2：NIOS C语言程序代码 33
概 述
随着微电子技术和计算机技术的迅速发展，特别是单片微机和片上可编程系统的出现和发展，使传统的电子测量仪器在原理、功能、精度及自动化水平等方面都发生了巨大的变化，形成一种完全突破传统概念的新一代测量仪器。频率计广泛采用了高速集成电路和大规模集成电路，使仪器在小型化、耗电、可靠性等方面都发生了重大的变化。传统的频率计测量误差较大，等精度频率计以其测量准确、精度高、方便等优势将得到广泛的应用。
频率计是电子计数器的一种，在电子技术领域内，频率与电压一样，也是一个基本参数。目前，随着电子技术、微电子技术、数字技术、计算机科学的发展，电子计数器已经大量采用大规模、超大规模集成电路，尤其是与微处理器相结合，实现了程控化和智能化，频率计不断得到发展和完善。尤其是近代以来，随着电子工业的飞速发展，EDA技术的问世，新型的频率计具有测量精度高、速度快、自动化程度高、直接数字显示、操作简便等特点。在此基础上附加参数转换电路，可以完成多参数、多功能测量，应用前景非常广阔。
参考文献
[1] 夏宇闻，2008，《Verilog数字系统设计教程》[M],北京航空航天大学出版社。
[2] 蔡伟纲，2007，《Nios II软件架构解析》[M]，西安电子科技大学出版社。
[3] 周立功，2006，《SOPC嵌入式系统基础教程》[M]，北京航空航天大学出版社。
[4] ALTERA公司， 《Cyclone-EP2C5使用手册》[EB/OL]。
[5] 周树南、张伯颐，2006，《电路与电子学基础》[M]，科学出版社。
[6] 马义忠、常蓬彬、马浚，2005，《数字逻辑与数字系统》[M]，高等教育出版社。
[7] 黄智伟 ，2006，《全国大学生电子设计竞赛系统设计》[M]，北京航空航天大学出版社。
[8] 李凤霞，2004，《C语言程序设计教程》[M]，北京理工大学出版社。
[9] 吴继华，2006，《设计与验证Verilog HDL》[M]，人民邮电出版社。
[10] 张洪润，2009，《FPGA/CPLD应用设计200例》[M]，北京航空航天大学出版社。
