毕业论文 基于fpga的uart设计.rar

毕业论文 基于FPGA的UART设计


摘要
    
通用串口是远程通信接口，在数字系统使用很普遍，是一个很重要的部件。本论文使用Verilog HDL 语言描述硬件功能，利用QuartusII 5.0在 FPGA 芯片上的综合描述,采用模块化设计方法设计UART（通用异步收发器）的各个模块。其中包括波特发生器，程序控制器，UART数据接收器和UART数据发送器，本文采用的外部时钟为48MHZ，波特率为9600。在QuartusII 5.0和Modelsim6.0环境下进行设计、编译和仿真。最后的程序编译仿真表明系统数据完全正确。

关键词:VerilogHDL; UART;帧格式;FPGA；

Abstract
In this paper, the use of hardware description languages Verilog VHDL function, the use of Altera's FPGA chips, the design of modular design method of UART (Universal Asynchronous Receiver Transmitter) of each module, including Porter, generators, process controllers, UART receiver data and the UART transmitter data. QuartusII 5.0 and Modelsim6.0 in environment design, compilation, simulation and downloading. Finally, simulation results show that the procedures for compiling data entirely correct.

 Key words: VerilogHDL; UART; frame format; FPGA

 
 目录

第一章 绪论 1
    1.1引言 1
1.2 什么是Verilog HDL？ 1
1.3 历史 2
1.4 主要能力 2
1.5 模块 4
1.6 数据流描述方式 5
第二章片上系统SOC与FPGA的现状 6
2.1 片上系统SOC介绍 6
2.2 FPGA技术介绍 6
2.3 FPGA 核心设计流程 7
2.3.1 设计流程图 7
2.3.2关键步骤的实现 8
2.3.2.1 功能仿真 8
2.3.2.2 逻辑综合 9
2.3.2.3 前仿真 9
2.3.2.4 布局布线 10
2.3.2.5 后仿真（时序仿真） 11
第三章UART设计 12
3.1 UART的帧格式 12
3.2 UART模块 13
3.2.1主要引脚功能介绍 13
3.2.2UART主体程序 14
3.3UART发送模块 15
3.3.1UART的数据发送服务 15
3.3.2UART的数据发送操作 16
3.3.3UART的数据发送模块程序 17
3.3.4UART的数据发送模块程序仿真图 20
3.4UART接收模块 21
3.4.1UART数据接收服务 21
3.4.2UART数据接收操作 22
3.4.3UART的数据接收模块程序 22
3.4.4UART的数据接收模块程序功能仿真图 25
3.5UART控制器 26
3.5.1UART控制器服务 26
3.5.2UART控制器模块程序 26
3.5.3UART控制器模块程序仿真图 28
3.6UART波特发生器 29
3.6.1UART波特发生器服务 29
3.6.2UART波特发生器模块程序 29
3.6.13UART波特发生器程序仿真图 30
结论 31
参考文献 32
致谢 33
附录 34
外文资料原文 35
译文 43