序列信号发生器的设计.doc

约3页DOC格式手机打开展开

序列信号发生器的设计,一：设计原理说明二：设计实现（fpga，verilog）1：verilog硬件描述语言设计实现：2：利用仿真软件进行编译仿真，给出电路的时序逻辑波形。3：vhdl代码设计实现：
编号:10-170639大小:59.50K
分类: 其它

内容介绍

此文档由会员 lukelulu 发布

序列信号发生器的设计
一：设计原理说明
二：设计实现（FPGA，Verilog）
1：Verilog硬件描述语言设计实现：
2：利用仿真软件进行编译仿真，给出电路的时序逻辑波形。
3：VHDL代码设计实现：

TA们正在看...

相关文档

官方微信

支付宝红包