基于fpgad的数字频率计设计.doc

基于FPGAD的数字频率计设计
27页 1.4万字

在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更加重要。通过运用Verilog HDL语言，采用Top To Down的方法，实现8位数字频率计，并利用MAX+PLUSII集成开发环境进行编辑、综合、波形仿真，并下载到FPGA器件中，经实际电路测试，该系统性能可靠。

【关键词】硬件描述语言 现场可编程门阵列 频率计 频率测量


目录
前言．．．．．．．．．．．．．．．．．．．．．．1
第一章 FPGA及Verilog HDL．．．．．．．．．．．．．．．．．．．2
1.1 FPGA简介．．．．．．．．．．．．．．．．．．2
1.2 Verilog HDL 概述．．．．．．．．．．．．．．．．．．．．．．．．2
第二章 数字频率计的设计原理．．．．．．．．．．．．．．．．．．．．．3
2.1 设计要求．．．．．．．．．．．．．．．．．．．．．．．．．．．3
2.2 频率测量．．．．．．．．．．．．．．．．．．．．．．．．．．．．．3
2.3 方案提出及确定．．．．．．．．．．．．．．．．．．．．．．．．．．4
2.4系统设计与方案论证．．．．．．．．．．．．．．．．．．5
2.5小结．．．．．．．．．．．．．．7
第三章 数字频率计的设计．．．．．．．．．．．．．．．．．．8
3.1系统设计顶层电路原理图．．．．．．．．．．．．．．．．．．8
3.2功能模块设计．．．．．．．．．．．．．．．．．．．．．．．．．．．．9
3.3小结．．．．．．．．．．．．．．．．．．．．．．．．．．．．．14
第四章 软件的测试．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．15
4.1测试的环境——MAX+plusII．．．．．．．．．．．．．．．．．．．．．．15
4.2调试和器件编程．．．．．．．．．．．．．．．．．．．15
4.3频率测试．．．．．．．．．．．．．．．．．16
4.4小结．．．．．．．．．．．．．．．．．．．．．．．17
附 录．．．．．．．．．．．．．．．．．．．．．．．．．18
总 结．．．．．．．．．．．．．．．．．．．．．．．．．．22
参考文献．．．．．．．．．．．．．．．．．．．．．．．．23
致 谢．．．．．．．．．．．．．．．．．．．．．．．．．24

参考文献

[1]赵曙光、郭万有、杨颁华编著可编程逻辑器件原理、开发与应用［M］西安电子科技大学出版社，130~145
[2]陈赜，主编 朱如琪、罗杰、王建明，鲁放编著CPLD/FPGA与ASIC设计实践教程, 科学出版社出版，北京。232~268
[3]徐志军，大规模可编程逻辑器件及其应用［M］.成都：电子科技大学出版。[4]李辉编著 PLD与数字系统设计[M].成都：电子科技大学
[5]杜建国编著 Verilog HDL硬件描述语言 国防工业出版社
[6]赵雅兴．FPGA原理、设计与应用［M］．天津：天津大学出版社
[7]李景华，杜玉远．可编程逻辑器件与EDA技术［M］．沈阳：东北大学出版社
[8]顾巨峰，周浩洋，朱建华?基于可编程逻辑器件（Lattice）的多功能数字频率计［J］