数字频率计.doc
约19页DOC格式手机打开展开
数字频率计,1.37万字19页有详细的电路图，流程图，框图，仿真图等包含部分程序代码是一种计算单位时间内的信号变化的数值的仪器。 此课题的具体要求是： （1）：对输入的ttl电平进行测量，测量的范围是1～9999。用四个lcd显示译码器分别表示个位，十位，百位，千位。 （2）：要求要有相当的精确度，不能产...
内容介绍
此文档由会员 xiaowei 发布
数字频率计
1.37万字 19页
有详细的电路图，流程图，框图，仿真图等
包含部分程序代码
数字频率计是一种计算单位时间内的信号变化的数值的仪器。
此课题的具体要求是：
（1）：对输入的TTL电平进行测量，测量的范围是1～9999。用四个LCD显示译码器分别表示个位，十位，百位，千位。
（2）：要求要有相当的精确度，不能产生太大误差；完成测量的同时，要平稳的显示出来，不能产生抖动或不稳定的情况。
（3）：完成了基本的要求之后，可以试着完成高位灭零功能。即是说在被测数值没达到某一位时，这一位的显示应该是无而不是零。以之区别是测量值太低或者是超出了测量范围。
由于是计算单位时间内的信号的变化。所以要有一个可以提供标准时间的设计。我们想的使用一个稳定的低频信号通过闸门电路来实现。这样一来就是说要有两个输入信号，即一个是提供稳定的闸门时间控制的信号；另一个是未知的被测信号。其中闸门信号要小于被测信号，否则是不能测出来数值的。
在内部，由闸门电路来控制四个十进制计数器对信号进行计数。这四个十进制计数器分别代表了个位，十位，百位，千位；每当某个计数器达到十时要向下一位进一同时归零。当计数完成时输出到译码器并通过LCD显示出来。
目录
一.引言..................................................................1
1.1EDA简介.......................................................1
1.2VHDL简介.....................................................2
1.3可编程逻辑器件.................................................2
二.数字频率计的总体设计.....................................2
2.1方案的初步考虑................................................2
2.2不同方案的比较................................................3
2.3系统总框......................................................3
三．系统设计详述...............................................4
3．1 顶层电路图及工作原理说明....................................4
3．2 子系统电路图及工作原理说明..................................5
四．数字频率计系统的实现....................................6
五.系统模块的设计..............................................7
５.1控制模块......................................................7
５.1.1模块的输入和输出..........................................7
５.1.2模块流程.................................................8
５.2基准时间产生模块.............................................9
５.２.1模块的输入和输出.........................................9
５.2.2模块流程.................................................9
５.3计数模块....................................................10
５.3.1模块的输入和输出.........................................11
5.3.2模块流程.................................................11
５.4显示模块....................................................13
５.4.1模块的输入和输出.........................................13
５.4.2模块流程................................................14
六．收获和体会.................................................15
七.参考文献.....................................................16
八.附录...........................................................16
七.参考文献
[1] 侯伯享，顾新编著。VHDL硬件描述语言与数字逻辑电路设计。
[2] 王小军编著。VHDL简明教程。北京:清华大学出版社
[3] 曾繁泰 陈美金。VHDL程序设计。北京:清华大学出版社
1.37万字 19页
有详细的电路图，流程图，框图，仿真图等
包含部分程序代码
数字频率计是一种计算单位时间内的信号变化的数值的仪器。
此课题的具体要求是：
（1）：对输入的TTL电平进行测量，测量的范围是1～9999。用四个LCD显示译码器分别表示个位，十位，百位，千位。
（2）：要求要有相当的精确度，不能产生太大误差；完成测量的同时，要平稳的显示出来，不能产生抖动或不稳定的情况。
（3）：完成了基本的要求之后，可以试着完成高位灭零功能。即是说在被测数值没达到某一位时，这一位的显示应该是无而不是零。以之区别是测量值太低或者是超出了测量范围。
由于是计算单位时间内的信号的变化。所以要有一个可以提供标准时间的设计。我们想的使用一个稳定的低频信号通过闸门电路来实现。这样一来就是说要有两个输入信号，即一个是提供稳定的闸门时间控制的信号；另一个是未知的被测信号。其中闸门信号要小于被测信号，否则是不能测出来数值的。
在内部，由闸门电路来控制四个十进制计数器对信号进行计数。这四个十进制计数器分别代表了个位，十位，百位，千位；每当某个计数器达到十时要向下一位进一同时归零。当计数完成时输出到译码器并通过LCD显示出来。
目录
一.引言..................................................................1
1.1EDA简介.......................................................1
1.2VHDL简介.....................................................2
1.3可编程逻辑器件.................................................2
二.数字频率计的总体设计.....................................2
2.1方案的初步考虑................................................2
2.2不同方案的比较................................................3
2.3系统总框......................................................3
三．系统设计详述...............................................4
3．1 顶层电路图及工作原理说明....................................4
3．2 子系统电路图及工作原理说明..................................5
四．数字频率计系统的实现....................................6
五.系统模块的设计..............................................7
５.1控制模块......................................................7
５.1.1模块的输入和输出..........................................7
５.1.2模块流程.................................................8
５.2基准时间产生模块.............................................9
５.２.1模块的输入和输出.........................................9
５.2.2模块流程.................................................9
５.3计数模块....................................................10
５.3.1模块的输入和输出.........................................11
5.3.2模块流程.................................................11
５.4显示模块....................................................13
５.4.1模块的输入和输出.........................................13
５.4.2模块流程................................................14
六．收获和体会.................................................15
七.参考文献.....................................................16
八.附录...........................................................16
七.参考文献
[1] 侯伯享，顾新编著。VHDL硬件描述语言与数字逻辑电路设计。
[2] 王小军编著。VHDL简明教程。北京:清华大学出版社
[3] 曾繁泰 陈美金。VHDL程序设计。北京:清华大学出版社
