fpga实现差错控制编码技术.doc
约31页DOC格式手机打开展开
fpga实现差错控制编码技术,中文提要本文首先介绍了电子设计自动化（eda）技术的主要特征、现状和前景，并就课题的研究方向做了有关论述；进一步研究了eda技术的发展对电路设计方法的影响，深入探讨了用vhdl语言和复杂系统可编程逻辑器件(cpld)开发的基本方法，作为应用对象，进一步研制、开发了循环冗余差错校验编码(crc)、rs(255,239)编...
内容介绍
此文档由会员 wanli1988go 发布
中文提要
本文首先介绍了电子设计自动化（EDA）技术的主要特征、现状和前景，并就课题的研究方向做了有关论述；进一步研究了EDA技术的发展对电路设计方法的影响，深入探讨了用VHDL语言和复杂系统可编程逻辑器件(CPLD)开发的基本方法，作为应用对象，进一步研制、开发了循环冗余差错校验编码(CRC)、RS(255,239)编码和MD5编码。通过对前两种编码各个模块的设计，完整阐述了对前两种编码软件部分的设计；又通过硬件的测试，完善，修改，最终完成了各自独立的编码程序。基于VHDL语言，利用FPGA器件开发的差错控制编码系统，采用了自顶向下的设计方法，系统的顶层设计和底层设计采用原理图输入描述和VHDL语言进行设计，选用当前应用最广泛的EDA软件QUARTUS II作为开发平台，所有程序全部通过了该平台的编译和功能仿真测试，得出了实际的仿真波形，最后，对设计调试过程中出现的问题进行了分析、研究、解决。我还对上述这些各种编码的异同点进行了总结，对MD5编码进行了算法分析，从而对这些编码进行研究。
关键词：
循环冗余差错校验编码 FPGA QUARTUS II VHDL语言 RS编码 MD5
Abstract
This text first introduction electronics design automation(EDA) technique of main characteristic, present condition and foreground, and topic of research the direction did relevant discuss;Further research EDA technique of development to electric circuit design method of influence, thorough study use VHDL language and complications system programmable logic spare part(CPLD) development of basic method, Be application object, further develop, development circulation redundancy mistake the school check code(CRC), RS(255,239) code and MD5 code.Pass to two kinds of ex- code each mold piece of one by one introduction, integrity elaborate to two kinds of ex- code software part of design;The test passed hardware again, perfect, modification, end completion independence of respectively code procedure.According to the VHDL language, application FPGA spare part development of mistake control code system, adoption from crest get down of design method, the crest of the system layer design and first floor design adoption principle diagram importation description and the VHDL language carry on design, choose to use current application most extensive of EDA software QUARTUS II Be development terrace, all all of the procedures passed that edit and translate of terrace and function to imitate true test, give actual of imitate true wave form, end, to design adjust to try to appear in the process of the problem carried on analysis, research, solve.I return various to these code of different and similar point carried on summary, to MD5 code carried on calculate way analysis, thus to these code carry on research.
Keywords:
Cyclic Redundancy Check Field Programmable Gate Array QUARTUS II VHDL language RS code Message-Digest Algorithm 5
目录
目录 III
第一章 引言 1
1.1 EDA技术综述 1
1.2 本课题的主要研究方向及意义 3
第二章 应用EDA技术实现差错控制编码技术 4
2.1 差错控制编码技术介绍 4
2.2 差错控制编码的总体方案设计 4
2.3 循环冗余差错控制校验码的设计 5
2.3.1 CRC循环校验码 5
2.3.2 CRC校验码的算法分析 6
2.3.3 CRC编码规则 6
2.3.4 CRC编码的举例 6
2.3.5 CRC码编码原理 7
2.3.6 CRC码编码系统底部模块设计如图3所示 8
2.3.7 CRC码编码波形仿真图为图4所示 9
2.3.8 CRC码校验原理图为图7所示 10
2.3.9 CRC校验码的系统底部模块设计如图8所示 11
2.3.10 CRC校验码波形仿真图如图9所示 12
2.3.11 CRC校验码检错测试结果波形图为图12所示 13
2.3.12 六个生成多项式及应用范围 14
2.4 RS（255，239）码编码器的算法分析 15
2.4.1 RS码的编码 15
2.4.2 RS(255,239)编码电路的的结构 16
2.5 MD5码的算法分析 18
2.5.1 MD5的引言 18
2.5.2 MD5的原理 19
2.5.3 MD5算法的安全性考虑 20
2.5.4 MD5的应用 20
2.6 CRC码、RS码和MD5码的异同点 20
2.6.1 CRC码、RS码和MD5码的算法差异 20
2.6.2 CRC码、RS码和MD5码的应用领域差异 21
2.6.3 CRC码、RS码和MD5码的相同点 21
2.7 差错控制编码技术编码涉及的实验台的软件设计 21
第三章 差错控制编码技术的开发体会 24
3.1 算法的重要 24
3.2 硬件对软件的制约影响 24
3.3 调试的重要性 24
第四章 结束语 24
参考文献 26
致谢 28
附录（部分源代码） 29
参考文献
[1]、潘 松 黄继业 .《EDA技术与VHDL》 . 清华大学出版社
[2]、侯伯亨 顾 新 .《VHDL硬件描述语言与数字逻辑电路设计》. 西安电子科技大学出版社
[3]、杭州康芯电子公司 .《GW48-PK型开发系统实验讲义》
[4]、王进祥 张乃通.RS（255,223）码编码器设计与CPLD实现[J].微电子学,1999,29(5):347～350.
[5]、王进祥 张乃通.流水线结构RS（255,223）译码器的VLSI设计[J].计算机研究与发展
[6]、刘大海 孙辉先.RS（255,223）编码器的实现[J].宇航学报,2000,21(3):118-126.
[7]、王进祥 毛志刚.上快速乘法器及求逆器的设计[J].微电子学,1998(10)
[8]、潘松. 王国栋.VHDL实用教程[M].成都:电子科技大学出版社,2000.254-289.
[9]、柳平, 郭毅杰. RS(255,239)码编码器的设计与实现[J]. 汕头大学学报(自然科学版), 2002,(01)
[10]、 邹深昌 , 许宗泽. 实现Reed-Solomon码的快速解码[J]. 南京航空航天大学学报, 1981,(03)
[11]、杨秀芝, 郭文进. 基于VHDL的三维位移测控系统设计[J]. 福州大学学报(自然科学版), 2003,(02)
[12]、张久文, 刘莉, 刘映杰. VHDL语言体系及开发方法探讨[J]. ..
本文首先介绍了电子设计自动化（EDA）技术的主要特征、现状和前景，并就课题的研究方向做了有关论述；进一步研究了EDA技术的发展对电路设计方法的影响，深入探讨了用VHDL语言和复杂系统可编程逻辑器件(CPLD)开发的基本方法，作为应用对象，进一步研制、开发了循环冗余差错校验编码(CRC)、RS(255,239)编码和MD5编码。通过对前两种编码各个模块的设计，完整阐述了对前两种编码软件部分的设计；又通过硬件的测试，完善，修改，最终完成了各自独立的编码程序。基于VHDL语言，利用FPGA器件开发的差错控制编码系统，采用了自顶向下的设计方法，系统的顶层设计和底层设计采用原理图输入描述和VHDL语言进行设计，选用当前应用最广泛的EDA软件QUARTUS II作为开发平台，所有程序全部通过了该平台的编译和功能仿真测试，得出了实际的仿真波形，最后，对设计调试过程中出现的问题进行了分析、研究、解决。我还对上述这些各种编码的异同点进行了总结，对MD5编码进行了算法分析，从而对这些编码进行研究。
关键词：
循环冗余差错校验编码 FPGA QUARTUS II VHDL语言 RS编码 MD5
Abstract
This text first introduction electronics design automation(EDA) technique of main characteristic, present condition and foreground, and topic of research the direction did relevant discuss;Further research EDA technique of development to electric circuit design method of influence, thorough study use VHDL language and complications system programmable logic spare part(CPLD) development of basic method, Be application object, further develop, development circulation redundancy mistake the school check code(CRC), RS(255,239) code and MD5 code.Pass to two kinds of ex- code each mold piece of one by one introduction, integrity elaborate to two kinds of ex- code software part of design;The test passed hardware again, perfect, modification, end completion independence of respectively code procedure.According to the VHDL language, application FPGA spare part development of mistake control code system, adoption from crest get down of design method, the crest of the system layer design and first floor design adoption principle diagram importation description and the VHDL language carry on design, choose to use current application most extensive of EDA software QUARTUS II Be development terrace, all all of the procedures passed that edit and translate of terrace and function to imitate true test, give actual of imitate true wave form, end, to design adjust to try to appear in the process of the problem carried on analysis, research, solve.I return various to these code of different and similar point carried on summary, to MD5 code carried on calculate way analysis, thus to these code carry on research.
Keywords:
Cyclic Redundancy Check Field Programmable Gate Array QUARTUS II VHDL language RS code Message-Digest Algorithm 5
目录
目录 III
第一章 引言 1
1.1 EDA技术综述 1
1.2 本课题的主要研究方向及意义 3
第二章 应用EDA技术实现差错控制编码技术 4
2.1 差错控制编码技术介绍 4
2.2 差错控制编码的总体方案设计 4
2.3 循环冗余差错控制校验码的设计 5
2.3.1 CRC循环校验码 5
2.3.2 CRC校验码的算法分析 6
2.3.3 CRC编码规则 6
2.3.4 CRC编码的举例 6
2.3.5 CRC码编码原理 7
2.3.6 CRC码编码系统底部模块设计如图3所示 8
2.3.7 CRC码编码波形仿真图为图4所示 9
2.3.8 CRC码校验原理图为图7所示 10
2.3.9 CRC校验码的系统底部模块设计如图8所示 11
2.3.10 CRC校验码波形仿真图如图9所示 12
2.3.11 CRC校验码检错测试结果波形图为图12所示 13
2.3.12 六个生成多项式及应用范围 14
2.4 RS（255，239）码编码器的算法分析 15
2.4.1 RS码的编码 15
2.4.2 RS(255,239)编码电路的的结构 16
2.5 MD5码的算法分析 18
2.5.1 MD5的引言 18
2.5.2 MD5的原理 19
2.5.3 MD5算法的安全性考虑 20
2.5.4 MD5的应用 20
2.6 CRC码、RS码和MD5码的异同点 20
2.6.1 CRC码、RS码和MD5码的算法差异 20
2.6.2 CRC码、RS码和MD5码的应用领域差异 21
2.6.3 CRC码、RS码和MD5码的相同点 21
2.7 差错控制编码技术编码涉及的实验台的软件设计 21
第三章 差错控制编码技术的开发体会 24
3.1 算法的重要 24
3.2 硬件对软件的制约影响 24
3.3 调试的重要性 24
第四章 结束语 24
参考文献 26
致谢 28
附录（部分源代码） 29
参考文献
[1]、潘 松 黄继业 .《EDA技术与VHDL》 . 清华大学出版社
[2]、侯伯亨 顾 新 .《VHDL硬件描述语言与数字逻辑电路设计》. 西安电子科技大学出版社
[3]、杭州康芯电子公司 .《GW48-PK型开发系统实验讲义》
[4]、王进祥 张乃通.RS（255,223）码编码器设计与CPLD实现[J].微电子学,1999,29(5):347～350.
[5]、王进祥 张乃通.流水线结构RS（255,223）译码器的VLSI设计[J].计算机研究与发展
[6]、刘大海 孙辉先.RS（255,223）编码器的实现[J].宇航学报,2000,21(3):118-126.
[7]、王进祥 毛志刚.上快速乘法器及求逆器的设计[J].微电子学,1998(10)
[8]、潘松. 王国栋.VHDL实用教程[M].成都:电子科技大学出版社,2000.254-289.
[9]、柳平, 郭毅杰. RS(255,239)码编码器的设计与实现[J]. 汕头大学学报(自然科学版), 2002,(01)
[10]、 邹深昌 , 许宗泽. 实现Reed-Solomon码的快速解码[J]. 南京航空航天大学学报, 1981,(03)
[11]、杨秀芝, 郭文进. 基于VHDL的三维位移测控系统设计[J]. 福州大学学报(自然科学版), 2003,(02)
[12]、张久文, 刘莉, 刘映杰. VHDL语言体系及开发方法探讨[J]. ..
