ad9510芯片.doc
约32页DOC格式手机打开展开
ad9510芯片,ad9510芯片页数 32字数 8040摘要这ad9510包括pll部分与分配部分。假如设计这pll部分应该独立与分配部分。ad9510有一个完整的pll核心模块，仅仅只需要一个外部环路和压控或可变晶体振荡器。这pll是基于adf4106设计的的。pll具有低相位噪声优点，与 adf4106 比较，不同之处是它的ref...
内容介绍
此文档由会员 丑蛋蛋 发布
AD9510芯片
页数 32 字数 8040
摘要
这AD9510包括PLL部分与分配部分。假如设计这PLL部分应该独立与分配部分。AD9510有一个完整的PLL核心模块，仅仅只需要一个外部环路和压控或可变晶体振荡器。这PLL是基于ADF4106设计的的。PLL具有低相位噪声优点，与 ADF4106 比较，不同之处是它的REFIN与CLK多了不同的输入，一个不同的控制寄存器结构。其允许N计数器记数到一。在高PFD率方面的功能有了改进。
目 录
1. AD9510芯片简介------------------------------------------4
2. AD9510芯片封装与引脚功能 -------------------------------8
3. AD9510内部结构与工作原理 --------------------------------------------------11
3．1 PLL部分----------------------------------------------------------13
3.1.1 PLL基准输入—REFIN-------------------------------------------------------------13
3．1.2 VCO/VCXO时钟输入—CLK ----------------------------------------------14
3．1.3 PLL基准分配器——R ---------------------------------------14
3．1.4 A和B 记数器 -----------------------------------------15
3．1.5 相位频率检波器（PDF）与充电泵 -----------------------16
3．1.6反向间隙脉冲） -------------------------------------16
3．1.7状态引脚（ ）-----------------------------------16
3．1.8 PLL数字锁存检测 ---------------------------------------17
3．1.9PLL模拟锁存检测 ------------------------------------17
3．1.10基准失真 --------------------------------------------17
3．1.11功能引脚 ------------------------------------------------------18
3．2 分配器部分 ----------------------------------------19
3．2.1CLK1 与 CLK2时钟输入-----------------------------------------------19
3．2.2分配器---------------------------------------------------------19
3．2.3延迟模块- -------------------------------------------24
3．2.4输出：-----------------------------------24
3．2.5掉电模式---------------------------------------------------------25
3．2.6复位---------------------------------------------------25
3.2.7 单片同步信号-------------------------------------------25
3．2.8串行控制端口：----------------------------------------26
3．2.9寄存器地址与描述--------------------------------27
4. AD9510应用电路设计 ------------------29
4．1 CMOS 时钟描述----------------------------------30
4．2 LVPECL 时钟描述-------------31
4．3 LVDS 时钟描述 --------------------------32
4．4 概述维度 ----------------------32
5. 总结 -------------------------------------------------------------33
参考文献 ---------------------------------------------------33
参考文献：
1． 黄老 师给的资料—— AD9510 1.2 GHz Clock Distribution IC, PLL Core, Dividers, Delay Adjust, Eight Outputs
2. 黄智伟．无线发射与接收电路设计[M].北京：北京航空航天大学出版社．2004年5月
页数 32 字数 8040
摘要
这AD9510包括PLL部分与分配部分。假如设计这PLL部分应该独立与分配部分。AD9510有一个完整的PLL核心模块，仅仅只需要一个外部环路和压控或可变晶体振荡器。这PLL是基于ADF4106设计的的。PLL具有低相位噪声优点，与 ADF4106 比较，不同之处是它的REFIN与CLK多了不同的输入，一个不同的控制寄存器结构。其允许N计数器记数到一。在高PFD率方面的功能有了改进。
目 录
1. AD9510芯片简介------------------------------------------4
2. AD9510芯片封装与引脚功能 -------------------------------8
3. AD9510内部结构与工作原理 --------------------------------------------------11
3．1 PLL部分----------------------------------------------------------13
3.1.1 PLL基准输入—REFIN-------------------------------------------------------------13
3．1.2 VCO/VCXO时钟输入—CLK ----------------------------------------------14
3．1.3 PLL基准分配器——R ---------------------------------------14
3．1.4 A和B 记数器 -----------------------------------------15
3．1.5 相位频率检波器（PDF）与充电泵 -----------------------16
3．1.6反向间隙脉冲） -------------------------------------16
3．1.7状态引脚（ ）-----------------------------------16
3．1.8 PLL数字锁存检测 ---------------------------------------17
3．1.9PLL模拟锁存检测 ------------------------------------17
3．1.10基准失真 --------------------------------------------17
3．1.11功能引脚 ------------------------------------------------------18
3．2 分配器部分 ----------------------------------------19
3．2.1CLK1 与 CLK2时钟输入-----------------------------------------------19
3．2.2分配器---------------------------------------------------------19
3．2.3延迟模块- -------------------------------------------24
3．2.4输出：-----------------------------------24
3．2.5掉电模式---------------------------------------------------------25
3．2.6复位---------------------------------------------------25
3.2.7 单片同步信号-------------------------------------------25
3．2.8串行控制端口：----------------------------------------26
3．2.9寄存器地址与描述--------------------------------27
4. AD9510应用电路设计 ------------------29
4．1 CMOS 时钟描述----------------------------------30
4．2 LVPECL 时钟描述-------------31
4．3 LVDS 时钟描述 --------------------------32
4．4 概述维度 ----------------------32
5. 总结 -------------------------------------------------------------33
参考文献 ---------------------------------------------------33
参考文献：
1． 黄老 师给的资料—— AD9510 1.2 GHz Clock Distribution IC, PLL Core, Dividers, Delay Adjust, Eight Outputs
2. 黄智伟．无线发射与接收电路设计[M].北京：北京航空航天大学出版社．2004年5月
