总线复用cpu与存储器的连接电路设计报告.doc

总线复用CPU与存储器的连接电路设计报告
页数 11 字数 2694
摘要
通过本次课程设计，了解和掌握CPU与存储器的连接。关键技术是数据和地址总线的分时复用，必须将CPU送出的地址信号锁存，当处理器把数据信号经系统总线送出时，同时命令锁存器将地址信号送到存储器，为处理器所要读或写的存储单元提供地址。本原理图需要3片74373作为锁存器，1片74138作为译码器，4片74244作为缓冲器。



目 录


一 设计的目的及意义…………………………………… 2

二 设计系统框图………………………………………… 2

三 系统详细设计………………………………………… 3

四 系统测试方案及结果………………………………… 7

五 设计体会……………………………………………… 9

六 参考文献……………………………………………… 9

七 附录…………………………………………………… 10

参考文献

（1） 唐朔飞编著　<<计算机结成原理>>　高等教育出版社　1999年出版

（2） 方连众　翟淑霞　主编<<微型计算机组成原理及应用>>　哈尔滨工业大学取出版社　2000年出版

（3） 戚琦　梁军　戚掁宇　<<微型计算机组成原理>>　1996年出版　电子科技大学出版社

（4） 李信 编著 《 16位微型计算机原理与接口》 南开大学出版社

（5） 包 明 赵明富 《EDA技术与数字系统设计》 北京航空航天大