双机通讯程序设计.doc

微机原理课程设计

本文共13页，5542字

设计题目:双机通讯程序设计

设计内容:用汇编语言编写一个双机通讯的程序,用中断的方式实现发送方从键盘上输入一个字符,接收方将该收到的字符显示在微机屏幕上。

设计要求:制作接口电缆,编程,画出程序流程图,程序调试。

关键词：双机，通讯，程序设计

串行通讯,是指只需一条数据线就可以进行数据传送,数据的各位是按照规定的顺序一位一位传送的通讯方式。在图中,用串行通信线将两台计算

二、 题目分析
本题利用BIOS中断调用指令完成双机串行通信程序设计。

1、串行通信
在实现双机通信时,一般采用串行方式。
在串行方式中通信接口每次由CPU得到8位数据,然后串行地通过一条线路,每次发送一位将该数据发送出去。

2、异步通信
采用异步方式传输数据时,一次传送一个数据块.介绍两个基本概念:
波特率:单位时间内传送二进制位的个数。
奇偶校验:在原来二进制位的基础上增加一个二进制位,使整个二进制位中1的个数为奇数个或偶数个,这种校验方法称为奇偶校验.被增加的数位称为校验位。
三、8250芯片与接口电缆

（一）、可编程串行通讯接口8250

8250是PC系列微机，各种微机系统与计算机网络中使用最多的一种异步通信接口芯片，是异步通信卡的核心部件。此芯片内部有十个可读/写的寄存器，可编程能力很强，使用灵活方便。机连接起来,再调用BIOS中断指令,就可以实现中断方式的串行通信8250是有40个引脚的双列直插式封装的器件，它具有以下几种性能：

（1）、仅用于异步串行通信方式，可选择每字符的数据位数为5~8位；1位奇偶校验位及可选择1，3/2，2位停止位。

（2）、内装可编程波特率发生器，允许数据传输的波特率为50~9600bps.具有独立的接收器时钟信号输入。

（3）、收和发都具有双重缓冲。

（4）、具有优先权中断管理系统，并提供对发送、接受、错误和通信线路状态的中断的检测。


（5）、提供通信线路和Modem 的全部状态。


（6）、能检测假起始位，能产生和检测中止符，具有自诊断测试功能。


四、中断传送方式的原理

为了提高CPU的效率和使系统有实时性能，可以采用中断传送方式。在中断传送方式下，外设具有申请CPU服务的主动权，当输入设备将数据准备好或者输出设备可以接收数据时，便可以向CPU发出中断请求，使CPU暂时停下目前的工作而和外设进行一次数据传输。等输入操作或者输出操作完成以后，CPU继续进行原来的工作。


当外设准备好一个数据供输入时,便发一个选通信号,从而使信号打入接口的锁存器中,并使中断请求触发器置1,此时,如果中断屏蔽触发器Q端的值为1,则产生一个向CPU的中断请求信号INT。中断屏蔽触发器的状态为1还是为0决定了是否允许本接口发出中断请求。


CPU接收到中断请求信号以后,如果中断允许触发器状态为1,则在当前指令被执行完后,响应中断。中断允许触发器在CPU内部,它的状态决定了当前CPU是否可以响应可屏蔽中断。

Intel系列微处理器的中断引脚有两个,一个标为NMI,另一个则标为INTR,从NMI引入的为非屏蔽中断,它对应于中断类型2；CPU一收到非屏蔽中断请求,不管中断允许标志IF是否为1,总是立刻进入非屏蔽中断处理子程序。INTR引脚上进入的中断请求信号是可以被标志IF所屏蔽的,所以称为可屏蔽中断。如果标志IF为0,则从INTR引脚进入的中断请求得不到响应,只有当IF为1时,CPU才会通过INTA引脚往接口电路送两个负脉冲作为回答信号。中断接口电路接收到INTA信号后,将中断向量发送到数据总线,同时清除中断请求触发器的请求信号。CPU根据中断向量找到中断处理子程序的入口地址,从而进入中断处理子程序。


中断处理子程序中除了包含输入指令或输出指令用以完成数据传输外,前后分别有保存通用寄存器内容和恢复通用寄存器内容的指令。当执行完中断处理子程序后,CPU返回断点处继续执行刚才被中断了的程序。下图表示一个可屏蔽中断的响应和执行过程:
七、参考文献
1、 《微型计算机技术及应用》，清华大学出版社，戴梅萼、史嘉权，2003年。
2、 《系统软件设计》，哈尔滨工业大学出版社，王开涛，2001年。
3、 《汇编语言程序设计》，西安电子科技大学出版社，罗万钧、田立炎，1999年。
4、 《微型计算机原理与汇编语言程序设计》，中国水利水电出版社，杨立、荆淑霞，2003年。
5、 《 计算机接口技术》，机械工业出版社，刘星，2003年。