采用jtag的电路测试毕业设计.rar

采用JTAG的电路测试毕业设计


本文共计47页，21866字；


摘要
边界扫描测试技术是一种标准化的可测性设计技术，可用于实现低成本的芯片级、板极甚至系统级的电路测试和故障诊断。它提供了对电路板上元件的功能、互连及相互间影响进行测试的一种新方案，极大地方便了系统电路的测试。随着集成电路设计和制造工艺的不断进步，边界扫描测试技术正得到越来越多的关注。
本文介绍了边界扫描技术的原理、结构，讨论了边界扫描技术的应用以及边界扫描描述语言在测试中的作用。并实现了对具体电路外围管脚的测试，列出了测试向量表，分析了测试结果及故障原因。

关键词：边界扫描，边界扫描测试技术，边界扫描描述语言

ABSTRACT
Boundary-Scan testing technology is a standardized Design-for-Testability technique to implement low-cost test application for the detection and diagnosis of different faults at chip level, board level or system level. It provides a solution to the test of component-functionality, board interconnection and interaction, which facilitates the debugging of system circuitry.
目 录
第一章 绪论 1
1.1 课题背景和意义 1
1.2 国内外研究现状 2
1.3 本文的主要研究内容 3
1.4 本文的内容提要 3
第二章 边界扫描测试技术 4
2.1 边界扫描测试技术的基本原理 4
2.2 边界扫描测试技术标准 5
2.2.1 TAP控制器 6
2.2.2 指令寄存器 9
2.2.3 测试数据寄存器组 9
2.2.4 指令 11
2.3 边界扫描测试技术的应用 14
2.4 边界扫描描述语言（BSDL）在测试中的应用 15
2.4.1 EPM7128SL84芯片的BSDL描述 16
2.4.2 BSDL描述语言的实际应用 18
2.4.3 结束语 19
2.5 本章小结 19
第三章 采用JTAG测试电路 20
3.1 数字电路的故障模式 20
3.2 数字电路的测试方法 20
3.3 测试向量表 20
3.4 测试流程图 20
3.5 故障分析 21
3.5.1 固定故障模型 22
3.5.2 延迟故障模型 22
3.5.3 IDDQ故障模型 23
第四章 针对具体电路的测试实例 24
4.1 具体测试电路及故障种类 24
4.2 测试向量及测试过程 24
4.2.1 测试向量 24
4.2.2 测试过程 27
4.3 测试结果分析 27
第五章 总结 28
5.1 本文所做的主要工作 28
5.2 展望 28
致 谢 29
附录一：开题报告 30
附录二：中期报告 32
附录三：参考文献 33
附录四：英文翻译 34


部分参考文献

[1] 徐志军 徐光辉 编著：《CPLD/FPGA的开发与应用》电子工业出版社 2002年
[2] 赵曙光 郭万有 杨颂华 编著：《可编程逻辑器件原理、开发与应用》西安电子科技大学出版社 2002年
[3] 王志华 邓仰东 编著：《数字集成系统的结构化设计与高层次综合》 清华大学出版社 2000年
[4] 刘丽华 辛德禄 李本俊 编著：《专用集成电路设计方法》
北京邮电大学出版社 2001年