基于fpga的iir滤波器设计.doc
约39页DOC格式手机打开展开
基于fpga的iir滤波器设计,基于fpga的iir滤波器设计页数38 字数13920摘要:数字信号处理在科学和工程技术许多领域中得到广泛的应用，与fir数字滤波器相比，iir数字滤波器可以用较低的阶数获得较高的选择性，故本课题采用一种基于fpga的iir数字滤波器的设计方案,首先分析了iir数字滤波器的原理及设计方法，然后通过max+plusⅡ的设...
内容介绍
此文档由会员 天缘 发布
基于FPGA的IIR滤波器设计
页数 38 字数 13920
摘 要:
数字信号处理在科学和工程技术许多领域中得到广泛的应用，与FIR数字滤波器相比，IIR数字滤波器可以用较低的阶数获得较高的选择性，故本课题采用一种基于FPGA的IIR数字滤波器的设计方案,首先分析了IIR数字滤波器的原理及设计方法，然后通过MAX+PLUSⅡ的设计平台，采用自顶向下的模块化设计思想将整个IIR数字滤波器分为：时序控制、延时、补码乘加和累加四个功能模块。分别对各模块采用VHDL进行描述后，进行了仿真和综合。仿真结果表明，本课题所设计的IIR数字滤波器运算速度较快,系数改变灵活，有较好的参考价值。
关键词：电子设计自动化，IIR数字滤波器，现场可编程门阵列，硬件描述语言
目 录
序言．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．1
第1章 IIR数字滤波器及其硬件实现方法．．．．．．．．．．．．．．．．．．．．．．．．．．．2
1.1 IIR数字滤波器概念．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．2
1.1.1 IIR数字滤波器的原理．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．2
1.1.2 IIR数字滤波器的基本结构．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．2
1.1.3 IIR数字滤波器的设计方法．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．3
1.2 IIR数字滤波器的硬件实现方案．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．4
第2章 EDA技术和可编程逻辑器件．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．8
2.1 电子设计自动化EDA技术．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．8
2.2 可编程逻辑器件．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．8
2.2.1 可编程逻辑器件简介．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．8
2.2.2 使用FPGA器件进行开发的优点．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．9
2.2.3 FPGA设计的开发流程．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．9
2.3 硬件描述语言VHDL及数字系统设计方法．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．10
2.3.1 硬件描述语言VHDL简介．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．10
2.3.2 利用VHDL设计数字系统．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．10
第3章 IIR数字滤波器的设计与仿真结果分析．．．．．．．．．．．．．．．．．．．．．11
3.1 IIR数字滤波器各模块的设计与仿真结果分析．．．．．．．．．．．．．．．．．．．．．．．．．．．．．11
3.1.1 时序控制模块的设计与仿真结果分析．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．11
3.1.2 延时模块的设计与仿真结果分析．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．12
3.1.3 补码乘加模块的设计与仿真结果分析．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．12
3.1.4 累加模块的设计与仿真结果分析．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．14
3.1.5 顶层模块设计．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．14
3.2 IIR数字滤波器的仿真与结果分析．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．15
3.2.1 IIR数字滤波器的系统设计．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．15
3.2.2 IIR数字滤波器的系统仿真与结果分析．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．16
3.2.3 高阶IIR数字滤波器的实现．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．17
结束语．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．19
参考文献．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．20
致 谢．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．21
附录1 各模块VHDL程序．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．22
附录2 英文翻译．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．29
页数 38 字数 13920
摘 要:
数字信号处理在科学和工程技术许多领域中得到广泛的应用，与FIR数字滤波器相比，IIR数字滤波器可以用较低的阶数获得较高的选择性，故本课题采用一种基于FPGA的IIR数字滤波器的设计方案,首先分析了IIR数字滤波器的原理及设计方法，然后通过MAX+PLUSⅡ的设计平台，采用自顶向下的模块化设计思想将整个IIR数字滤波器分为：时序控制、延时、补码乘加和累加四个功能模块。分别对各模块采用VHDL进行描述后，进行了仿真和综合。仿真结果表明，本课题所设计的IIR数字滤波器运算速度较快,系数改变灵活，有较好的参考价值。
关键词：电子设计自动化，IIR数字滤波器，现场可编程门阵列，硬件描述语言
目 录
序言．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．1
第1章 IIR数字滤波器及其硬件实现方法．．．．．．．．．．．．．．．．．．．．．．．．．．．2
1.1 IIR数字滤波器概念．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．2
1.1.1 IIR数字滤波器的原理．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．2
1.1.2 IIR数字滤波器的基本结构．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．2
1.1.3 IIR数字滤波器的设计方法．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．3
1.2 IIR数字滤波器的硬件实现方案．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．4
第2章 EDA技术和可编程逻辑器件．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．8
2.1 电子设计自动化EDA技术．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．8
2.2 可编程逻辑器件．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．8
2.2.1 可编程逻辑器件简介．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．8
2.2.2 使用FPGA器件进行开发的优点．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．9
2.2.3 FPGA设计的开发流程．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．9
2.3 硬件描述语言VHDL及数字系统设计方法．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．10
2.3.1 硬件描述语言VHDL简介．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．10
2.3.2 利用VHDL设计数字系统．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．10
第3章 IIR数字滤波器的设计与仿真结果分析．．．．．．．．．．．．．．．．．．．．．11
3.1 IIR数字滤波器各模块的设计与仿真结果分析．．．．．．．．．．．．．．．．．．．．．．．．．．．．．11
3.1.1 时序控制模块的设计与仿真结果分析．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．11
3.1.2 延时模块的设计与仿真结果分析．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．12
3.1.3 补码乘加模块的设计与仿真结果分析．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．12
3.1.4 累加模块的设计与仿真结果分析．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．14
3.1.5 顶层模块设计．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．14
3.2 IIR数字滤波器的仿真与结果分析．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．15
3.2.1 IIR数字滤波器的系统设计．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．15
3.2.2 IIR数字滤波器的系统仿真与结果分析．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．16
3.2.3 高阶IIR数字滤波器的实现．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．17
结束语．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．19
参考文献．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．20
致 谢．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．21
附录1 各模块VHDL程序．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．22
附录2 英文翻译．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．29
