verilog hdl对多功能电子钟的设计.doc
约70页DOC格式手机打开展开
verilog hdl对多功能电子钟的设计,verilog hdl对多功能电子钟的设计页数70 字数 14889摘要verilog是广泛应用的硬件描述语言，可以用在硬件设计流程的建模、综合和模拟等多个阶段。随着硬件设计规模的不断扩大，应用硬件描述语言进行描述的cpld结构，成为设计专用集成电路和其他集成电路的主流。通过应用verilog hdl对多功能电子钟的设...
内容介绍
此文档由会员 伦月 发布
Verilog HDL对多功能电子钟的设计
页数 70 字数 14889
摘要
Verilog是广泛应用的硬件描述语言，可以用在硬件设计流程的建模、综合和模拟等多个阶段。随着硬件设计规模的不断扩大，应用硬件描述语言进行描述的CPLD结构，成为设计专用集成电路和其他集成电路的主流。通过应用Verilog HDL对多功能电子钟的设计，达到对Verilog HDL的理解，同时对CPLD器件进行简要了解。
本文的研究内容包括：
1. 对Altera公司Flex 10K系列的EPF10K 10简要介绍
2. 对Altera公司软件Max+plusⅡ简要介绍
3. 应用Verilog HDL对多功能电子钟进行设计。
关键词：Verilog，多功能电子钟，Max+plusⅡ，Flex 10k
目录
第一章 绪论 5
1.1 本文的研究背景 5
1.2 本文研究内容和目标 6
第二章 EPF10K 10相关说明及MAX+PLUSⅡ开发系统应用简介 7
2.1 EPF10K 10相关说明 7
2.2 MAX+PLUSⅡ开发系统 10
2.2.1 MAX+plusII开发系统的特点 10
2.2.2 MAX+plusII软件的设计流程 11
第三章 Verilog硬件描述语言简介 15
3.1 模块 15
3.2 时延 15
3.3 数据流描述方式 15
3.4 行为描述方式 16
3.5 结构化描述形式 16
第四章 应用Verilog HDL描述的多功能电子钟 17
4.1 功能描述 17
4.2 源程序 17
4.3 模块仿真 26
第五章 应用Verilog HDL描述的多功能电子钟功能模块 29
5.1 计时模块 29
5.1.1 模块程序代码 29
5.1.2 模块仿真 31
5.2 闹铃设置模块 32
5.2.1 模块程序代码 32
5.2.2 模块仿真 34
5.3 校时模块 35
5.3.1 模块程序代码 35
5.3.2 模块仿真 38
5.4 秒表功能模块 39
5.4.1 模块程序代码 40
5.4.2 模块仿真 42
5.5 整点报时模块 43
5.5.1 模块程序代码 44
5.5.2 模块仿真 45
5.6 闹铃屏蔽及响铃功能 46
5.7 秒表提示铃声功能 47
5.8 附加功能模块程序：控制-译码电路描述 48
致谢 52
参考文献 53
文献阅读 56
参考文献
[1] Michael D .Cileti. Modeling, Synthesis, and Prototyping with the Verilog HDL. Prentice Hail .1999
[2] IEEE Standard Hardware Description Language Based on the Verilog Hardware Description Language. IEEE Standard 1364-1995.Dec.1995
[3] Alur A, Henzinger T A. HoPei-Hsin.Automatic symbolic verification of embedded systems. IEEE Transaction on Software Engineering.1996, 22(3):181-201
[4]Mike Gordon. The Semantic Challenge of Verilog HDL. Revised version of an invited paper to be published in the proceedings of the tenth Annual IEEE Symposium on Logic in Computer Science (LICS'95),June26-29,1995
[5]Gerardo Schneider and Xu Qiwen. Towards an Operational Semantics of Verilog. Technical Report 147.UNU/IIST,Mauau.1998
页数 70 字数 14889
摘要
Verilog是广泛应用的硬件描述语言，可以用在硬件设计流程的建模、综合和模拟等多个阶段。随着硬件设计规模的不断扩大，应用硬件描述语言进行描述的CPLD结构，成为设计专用集成电路和其他集成电路的主流。通过应用Verilog HDL对多功能电子钟的设计，达到对Verilog HDL的理解，同时对CPLD器件进行简要了解。
本文的研究内容包括：
1. 对Altera公司Flex 10K系列的EPF10K 10简要介绍
2. 对Altera公司软件Max+plusⅡ简要介绍
3. 应用Verilog HDL对多功能电子钟进行设计。
关键词：Verilog，多功能电子钟，Max+plusⅡ，Flex 10k
目录
第一章 绪论 5
1.1 本文的研究背景 5
1.2 本文研究内容和目标 6
第二章 EPF10K 10相关说明及MAX+PLUSⅡ开发系统应用简介 7
2.1 EPF10K 10相关说明 7
2.2 MAX+PLUSⅡ开发系统 10
2.2.1 MAX+plusII开发系统的特点 10
2.2.2 MAX+plusII软件的设计流程 11
第三章 Verilog硬件描述语言简介 15
3.1 模块 15
3.2 时延 15
3.3 数据流描述方式 15
3.4 行为描述方式 16
3.5 结构化描述形式 16
第四章 应用Verilog HDL描述的多功能电子钟 17
4.1 功能描述 17
4.2 源程序 17
4.3 模块仿真 26
第五章 应用Verilog HDL描述的多功能电子钟功能模块 29
5.1 计时模块 29
5.1.1 模块程序代码 29
5.1.2 模块仿真 31
5.2 闹铃设置模块 32
5.2.1 模块程序代码 32
5.2.2 模块仿真 34
5.3 校时模块 35
5.3.1 模块程序代码 35
5.3.2 模块仿真 38
5.4 秒表功能模块 39
5.4.1 模块程序代码 40
5.4.2 模块仿真 42
5.5 整点报时模块 43
5.5.1 模块程序代码 44
5.5.2 模块仿真 45
5.6 闹铃屏蔽及响铃功能 46
5.7 秒表提示铃声功能 47
5.8 附加功能模块程序：控制-译码电路描述 48
致谢 52
参考文献 53
文献阅读 56
参考文献
[1] Michael D .Cileti. Modeling, Synthesis, and Prototyping with the Verilog HDL. Prentice Hail .1999
[2] IEEE Standard Hardware Description Language Based on the Verilog Hardware Description Language. IEEE Standard 1364-1995.Dec.1995
[3] Alur A, Henzinger T A. HoPei-Hsin.Automatic symbolic verification of embedded systems. IEEE Transaction on Software Engineering.1996, 22(3):181-201
[4]Mike Gordon. The Semantic Challenge of Verilog HDL. Revised version of an invited paper to be published in the proceedings of the tenth Annual IEEE Symposium on Logic in Computer Science (LICS'95),June26-29,1995
[5]Gerardo Schneider and Xu Qiwen. Towards an Operational Semantics of Verilog. Technical Report 147.UNU/IIST,Mauau.1998
