ds/fh混合扩频接收机解扩及同步技术的fpga实现.doc

DS/FH混合扩频接收机解扩及同步技术的FPGA实现
页数 16 字数 5835
摘要
社会发展到今天，集成芯片在我们的生活中显得越来越重要。而本次课程设计的目的是为了研究采用编码扩频的DS/FH混合扩频接收机的核心模块——同步及解扩部分的FPGA实现结构。将多种专用芯片的功能集成在一片大规模FPGA芯片上，实现了接收机的高度集成化、小型化。伪码的串并混合捕获算法及跳频同步算法等均采用硬件完成，提高了捕获速度。
本文主要讨论一种基于编码扩频的DS/FH混合扩频接收机解扩及同步过程的实现结构，采用ALTERA公司的APEX20K200RC240-1器件及其开发平台Quartus II实现混合扩频接收机的核心——解扩及同步模块。




目录-

一． 选题意义与设计要求……………………………………2
1.1　选题意义…………………………………………2
1.2　设计要求…………………………………………2
二． 总体设计方案……………………………………………3
三． 混合扩频接收机解扩模块的FPGA设计…………………4
3.1　数控振荡器（NCO）………………………………4
3.2　数字下变频器………………………………………5
3.3　相关累加器…………………………………………8
3.4　本地码发生器及码移相电路……………………10
四． 同步模块的FPGA实现……………………………………11
五． 结论………………………………………………………13
六． 心得体会…………………………………………………15
七． 参考文献…………………………………………………16

参考文献
［1］解月珍、谢沅清 　《通信电子电路》　　机械工业出版社
［2］张肃文　　　《无线电原理》　　　　　高等教育出版社　
［3］冯民昌　　　《模拟集成电路系统》　　中国铁道出版社　
［4］董在望、肖华庭　　《通信电路》　　　高教出版社　
［5］陈永甫　 《通信系统与信息网》　电子工业出版社