基于dds/sopc 的谐波信号发生器的设计.wps
约13页WPS格式手机打开展开
基于dds/sopc 的谐波信号发生器的设计,基于dds/sopc的谐波信号发生器的设计摘要这篇文章设计了一个频率,相位和谐波比例可调的谐波信号发生器。设计的谐波信号发生器是基于直接数字频率合成(dds)技术和一个可编程芯片的系统(sopc)。,介绍了dds经典的结构和一种压缩芯片设计。然后,dds核心与压缩使用第二代的硬件描述语言(vhdl)来描述。作为一种提供...
内容介绍
此文档由会员 莎士比亚 发布
基于DDS/SOPC 的谐波信号发生器的设计
摘要
这篇文章设计了一个频率,相位和谐波比例可调的谐波信号发生器。设计的谐波信号发生器是基于直接数字频率合成(DDS)技术和一个可编程芯片的系统(SOPC)。,介绍了DDS经典的结构和一种压缩芯片设计。然后,DDS核心与压缩使用第二代的硬件描述语言(VHDL)来描述。作为一种提供的是Atera Inc处理器 .,柔软的核心和Nois II是基于嵌入式FPGA芯片 的。使用Nois II和其他模块,系统设计是在一个单一的FPGA芯上的。可扩展性改良了很多，如集成性能,这边文章讨论了DDS的原则尤其是优化结构的DDS核心和SOPC设计单FPGA。
关键词:DDS,SOPC、谐波信号发生器、噪音
摘要
这篇文章设计了一个频率,相位和谐波比例可调的谐波信号发生器。设计的谐波信号发生器是基于直接数字频率合成(DDS)技术和一个可编程芯片的系统(SOPC)。,介绍了DDS经典的结构和一种压缩芯片设计。然后,DDS核心与压缩使用第二代的硬件描述语言(VHDL)来描述。作为一种提供的是Atera Inc处理器 .,柔软的核心和Nois II是基于嵌入式FPGA芯片 的。使用Nois II和其他模块,系统设计是在一个单一的FPGA芯上的。可扩展性改良了很多，如集成性能,这边文章讨论了DDS的原则尤其是优化结构的DDS核心和SOPC设计单FPGA。
关键词:DDS,SOPC、谐波信号发生器、噪音
