数字频率计.doc

数字频率计

页数 16 字数 5904

摘要

文中运用VHDL语言，采用Top To Down的方法，实现8位数字频率计，并利用Isp Expert集成开发环境进行编辑、综合、波形仿真，并下载到CPLD器件中，经实际电路测试，该系统系统性能可靠。

关键词：EDA,VHDL,数字频率计,波形仿真,CPLD
目录

摘要
一、 设计要求
二、 仪器设备
三、 概述
四、 测频方案及其原理与误差分析
五、 等精度测频系统组成
六、 信号调理电路设计
七、 等精度测频电路的软硬件设计
八、 结束语
九、 参考文献
十、 附录:源程序
参考文献
⑴ 王成华，王友仁，胡志忠，电子线路基础教程 北京，科学出版社，2000
⑵ 蒋璇，臧春华，数字系统设计与PLD应用技术
北京，电子工业出版社，2001
⑶李朝青，单片机原理及接口技术 北京,北京航空航天大学出版社，1999
⑷ 《中国集成电路大全》委员会 高速CMOS集成电路
北京，国防工业出版社，1995
⑸ 《中国集成电路大全》委员会 集成运算放大电路
北京，国防工业出版社，1985