数字温度传感器有限状态机控制电路设计.rar
数字温度传感器有限状态机控制电路设计,47页，1.1w字包括论文，源程序，外文翻译任务书的内容：1、课题来源：温度传感器的种类众多，在应用与高精度、高可靠性的场合时dallas（达拉斯）公司生产的ds18b20温度传感器当仁不让。超小的体积，超低的硬件开消，抗干扰能力强，精度高，附加功能强，使得ds18b20更受欢迎。fpga芯片的更新和发展，使数字系统的...
该文档为压缩文件,包含的文件列表如下:
内容介绍
原文档由会员 叼着吸管的猪 发布
47页，1.1w字
包括论文，源程序，外文翻译
任务书的内容：
1、课题来源：
温度传感器的种类众多，在应用与高精度、高可靠性的场合时DALLAS（达拉斯）公司生产的DS18B20温度传感器当仁不让。超小的体积，超低的硬件开消，抗干扰能力强，精度高，附加功能强，使得DS18B20更受欢迎。
FPGA芯片的更新和发展，使数字系统的设计迈进了SOPC时代，而各种IP核的设计和应用是SOPC设计的重要特征。除了各FPGA设计厂商，还有许多第三方的IC设计公司将各种IP核推向市场，用户可以方便地下载试用，将其集成到自己的系统中。
本设计要求基于以硬件描述语言为基础的EDA设计方法，在FPGA芯片上实现能够控制DS18B20温度传感器的有限状态机电路模块。本设计虽然是一个功能相对简单的IP核，但依然涉及了EDA设计的完整流程，可很方便地通过修改增删，应用于各种基于FPGA的系统中。
2、设计任务：
（1）完成与本设计课题相关技术资料的收集与整理；
（2）掌握本设计课题需要使用的相关软件；
（3）完成本设计课题的硬件电路原理图设计、调试；
（4）完成本课题的软件设计，并实际下载调试，实现主要功能；
（5）完成毕业论文的撰写工作。
3、技术指标：
（1）检测温度范围：–55°C ~ +125°C (–67°F ~ +257°F)
（2）检测温度精度：土0.5°C
（3）最大工作周期：750毫秒
目 录
引言 IV
第一章 方案论证 1
第二章 EDA设计流程 3
第三章 DS18b20及单总线通信介绍 4
3.1 DS18b20介绍 4
3.2 DS18b20单总线通信介绍 4
3.2.1 DS18b20单总线通信的流程 4
3.2.2单总线通信的各种操作时序 5
第四章 利用有限状态机实现DS18b20与FPGA温度测量 7
4.1 软件部分 7
4.1.1时钟分频模块 7
4.1.2 DS18b20驱动模块 9
4.1.2.1 总流程状态 9
4.1.2.2 初始化状态SR 19
4.1.2.3 读状态SRT 21
4.1.2.3 写状态SW 23
4.1.2.4 模块及结果仿真 25
4.1.3显示译码模块 27
4.2 硬件部分 36
第五章 设计结果 38
结论 41
致谢 42
包括论文，源程序，外文翻译
任务书的内容：
1、课题来源：
温度传感器的种类众多，在应用与高精度、高可靠性的场合时DALLAS（达拉斯）公司生产的DS18B20温度传感器当仁不让。超小的体积，超低的硬件开消，抗干扰能力强，精度高，附加功能强，使得DS18B20更受欢迎。
FPGA芯片的更新和发展，使数字系统的设计迈进了SOPC时代，而各种IP核的设计和应用是SOPC设计的重要特征。除了各FPGA设计厂商，还有许多第三方的IC设计公司将各种IP核推向市场，用户可以方便地下载试用，将其集成到自己的系统中。
本设计要求基于以硬件描述语言为基础的EDA设计方法，在FPGA芯片上实现能够控制DS18B20温度传感器的有限状态机电路模块。本设计虽然是一个功能相对简单的IP核，但依然涉及了EDA设计的完整流程，可很方便地通过修改增删，应用于各种基于FPGA的系统中。
2、设计任务：
（1）完成与本设计课题相关技术资料的收集与整理；
（2）掌握本设计课题需要使用的相关软件；
（3）完成本设计课题的硬件电路原理图设计、调试；
（4）完成本课题的软件设计，并实际下载调试，实现主要功能；
（5）完成毕业论文的撰写工作。
3、技术指标：
（1）检测温度范围：–55°C ~ +125°C (–67°F ~ +257°F)
（2）检测温度精度：土0.5°C
（3）最大工作周期：750毫秒
目 录
引言 IV
第一章 方案论证 1
第二章 EDA设计流程 3
第三章 DS18b20及单总线通信介绍 4
3.1 DS18b20介绍 4
3.2 DS18b20单总线通信介绍 4
3.2.1 DS18b20单总线通信的流程 4
3.2.2单总线通信的各种操作时序 5
第四章 利用有限状态机实现DS18b20与FPGA温度测量 7
4.1 软件部分 7
4.1.1时钟分频模块 7
4.1.2 DS18b20驱动模块 9
4.1.2.1 总流程状态 9
4.1.2.2 初始化状态SR 19
4.1.2.3 读状态SRT 21
4.1.2.3 写状态SW 23
4.1.2.4 模块及结果仿真 25
4.1.3显示译码模块 27
4.2 硬件部分 36
第五章 设计结果 38
结论 41
致谢 42
