基于sopc的dds扫频信号发生器设计.rar
基于sopc的dds扫频信号发生器设计,38页，1.1w字任务书的内容：1、课题来源：fpga芯片的更新和发展，使数字系统的设计迈进了sopc时代，而各种ip核的设计和应用是sopc设计的重要特征。nios ii嵌入式处理器是fpga厂商altera推出的软核cpu，是一种面向用户的、可以灵活定制的通用risc（精简指令集架构）嵌入式处理器。nios ii以...
该文档为压缩文件,包含的文件列表如下:
内容介绍
原文档由会员 叼着吸管的猪 发布
38页，1.1w字
任务书的内容：
1、课题来源：
FPGA芯片的更新和发展，使数字系统的设计迈进了SOPC时代，而各种IP核的设计和应用是SOPC设计的重要特征。Nios II嵌入式处理器是FPGA厂商Altera推出的软核CPU，是一种面向用户的、可以灵活定制的通用RISC（精简指令集架构）嵌入式处理器。Nios II以软核的方式提供给用户，并专为在FPGA上实现做了优化，可以方便地用于SOPC设计，构成各种应用系统。
DDS（Direct Digital Synthesizer）直接数字合成器，是一种新型的频率合成技术。具有较高的频率分辨率，可以实现快速的频率切换，并且在改变时能够保持相位的连续，很容易实现频率、相位和幅度的数控调制。因此，在现代电子系统及设备的频率源设计中，尤其在通信领域，直接数字合成器的应用越来越广泛。
本设计要求基于SOPC应用技术，设计一个扫频信号发生器。
2、设计任务：
（1）完成与本设计课题相关技术资料的收集与整理；
（2）掌握本设计课题需要使用的相关软件；
（3）完成本设计课题的硬件电路原理图设计、调试；
（4）完成本课题的软件设计，并实际下载调试，实现主要功能；
（5）完成毕业论文的撰写工作。
3、技术指标：
（1）DDS模块：根据输入的频率字和扫频范围、时间，产生相应的扫频信号输出；
（2）Nios II软核处理器模块：完成系统的人机界面，根据按键、开关输入，产生对应的LCD、数码管等显示输出；并计算相应的频率字和扫频范围、时间等参数，控制DDS模块；
（3）信号波形输出模块：利用D/A转换器件，将DDS 的数字输出转换成模拟信号输出；
（4）扫频频率初始值10HZ-50HZ可调Hz；
（5）扫频频率终止值1M-5M可调；
（6）扫频步进值时间1-7ms可调；
（7）扫频频率步进值10HZ-300HZ可调；
（8）失真度：波形观察无明显失真；
（9） LCD同步显示频率的起始值、终止值和步进值。
目 录
引言 1
第1章 绪论 2
1 .1 课题的提出和意义 2
1.1.1课题背景 2
1.1.2国内外研究现状和发展趋势 2
1.2 研究内容和方法 3
1.2.1设计要求 3
1.2.2 设计方法及思路 3
第2章 系统设计分析 4
2.1方案论证 4
2.1.1频率产生模块： 4
2.1.2控制模块 4
2.1.4输入模块： 5
2.1.5系统各模块的最终方案 5
2.2系统分析 5
2.2.1 SOPC概述 5
2.2.2 系统分析 6
第3章 控制模块设计 8
3.1 Quartus II 概述 8
3.2 Nios II软核处理器概述 8
3.3Nios II 系统的设计 9
3.3.1SOPC Builder 设计 9
3.3.2 将Nios II 系统集成到Quartus II 工程中 11
第4章 扫频信号产生模块设计 12
4.1 Matlab 概述 12
4.2 DSP Builder设计流程 12
4.3 DDS概述 14
4.4 DDS的设计流程 15
4.4.1 DDS扫频信号发生器的mdl文件设置 15
4.4.2观察仿真波形 17
4.4.3 将DDS系统集成到Quartus II 工程中 17
第5章 系统软件设计 18
5.2 显示模块 18
5.2键盘扫描模块 19
第6章 人机交互模块设计 21
第7章 仿真与调试 22
7.1 下板验证程序 22
7.2 运行系统程序 22
7.3 观察仿真结果 23
7.4 结果分析 24
结论 26
致谢语 27
参考文献 28
附录 29
任务书的内容：
1、课题来源：
FPGA芯片的更新和发展，使数字系统的设计迈进了SOPC时代，而各种IP核的设计和应用是SOPC设计的重要特征。Nios II嵌入式处理器是FPGA厂商Altera推出的软核CPU，是一种面向用户的、可以灵活定制的通用RISC（精简指令集架构）嵌入式处理器。Nios II以软核的方式提供给用户，并专为在FPGA上实现做了优化，可以方便地用于SOPC设计，构成各种应用系统。
DDS（Direct Digital Synthesizer）直接数字合成器，是一种新型的频率合成技术。具有较高的频率分辨率，可以实现快速的频率切换，并且在改变时能够保持相位的连续，很容易实现频率、相位和幅度的数控调制。因此，在现代电子系统及设备的频率源设计中，尤其在通信领域，直接数字合成器的应用越来越广泛。
本设计要求基于SOPC应用技术，设计一个扫频信号发生器。
2、设计任务：
（1）完成与本设计课题相关技术资料的收集与整理；
（2）掌握本设计课题需要使用的相关软件；
（3）完成本设计课题的硬件电路原理图设计、调试；
（4）完成本课题的软件设计，并实际下载调试，实现主要功能；
（5）完成毕业论文的撰写工作。
3、技术指标：
（1）DDS模块：根据输入的频率字和扫频范围、时间，产生相应的扫频信号输出；
（2）Nios II软核处理器模块：完成系统的人机界面，根据按键、开关输入，产生对应的LCD、数码管等显示输出；并计算相应的频率字和扫频范围、时间等参数，控制DDS模块；
（3）信号波形输出模块：利用D/A转换器件，将DDS 的数字输出转换成模拟信号输出；
（4）扫频频率初始值10HZ-50HZ可调Hz；
（5）扫频频率终止值1M-5M可调；
（6）扫频步进值时间1-7ms可调；
（7）扫频频率步进值10HZ-300HZ可调；
（8）失真度：波形观察无明显失真；
（9） LCD同步显示频率的起始值、终止值和步进值。
目 录
引言 1
第1章 绪论 2
1 .1 课题的提出和意义 2
1.1.1课题背景 2
1.1.2国内外研究现状和发展趋势 2
1.2 研究内容和方法 3
1.2.1设计要求 3
1.2.2 设计方法及思路 3
第2章 系统设计分析 4
2.1方案论证 4
2.1.1频率产生模块： 4
2.1.2控制模块 4
2.1.4输入模块： 5
2.1.5系统各模块的最终方案 5
2.2系统分析 5
2.2.1 SOPC概述 5
2.2.2 系统分析 6
第3章 控制模块设计 8
3.1 Quartus II 概述 8
3.2 Nios II软核处理器概述 8
3.3Nios II 系统的设计 9
3.3.1SOPC Builder 设计 9
3.3.2 将Nios II 系统集成到Quartus II 工程中 11
第4章 扫频信号产生模块设计 12
4.1 Matlab 概述 12
4.2 DSP Builder设计流程 12
4.3 DDS概述 14
4.4 DDS的设计流程 15
4.4.1 DDS扫频信号发生器的mdl文件设置 15
4.4.2观察仿真波形 17
4.4.3 将DDS系统集成到Quartus II 工程中 17
第5章 系统软件设计 18
5.2 显示模块 18
5.2键盘扫描模块 19
第6章 人机交互模块设计 21
第7章 仿真与调试 22
7.1 下板验证程序 22
7.2 运行系统程序 22
7.3 观察仿真结果 23
7.4 结果分析 24
结论 26
致谢语 27
参考文献 28
附录 29
