视频信号处理系统中运动估计加速器模块基于systemverilog语言的验证.doc
约62页DOC格式手机打开展开
视频信号处理系统中运动估计加速器模块基于systemverilog语言的验证,视频信号处理系统中运动估计加速器模块基于systemverilog语言的验证硕士学位论文 62页共计41155字摘要本文对视频信号处理系统中运动估计加速器模块的功能实现算法进行了一定程度的分析与研究，通过分析当今业界主要应用的验证技术，结合公司的实际情况选用了先进的验证方法，在eda工具的支持下对运动估计加速器模块进行...
内容介绍
此文档由会员 bfxqt 发布
视频信号处理系统中运动估计加速器模块基于SystemVerilog语言的验证
硕士学位论文
62页共计41155字
摘要
本文对视频信号处理系统中运动估计加速器模块的功能实现算法进行了一定程度的分析与研究，通过分析当今业界主要应用的验证技术，结合公司的实际情况选用了先进的验证方法，在EDA工具的支持下对运动估计加速器模块进行了全面的功能性验证。文中还详细剖析了芯片验证环境，这是一个运用SystemVerilog语言的仿真环境，利用总线功能模型（BFM）实现总线操作，使得验证在事务级（transaction level）进行，大大提高了验证的效率及可复用性。
本文针对运动估计加速器模块设计了足够的验证case，覆盖了模块的各项功能，并运用SystemVerilog搭建了高效的验证平台，通过Perl脚本对整个验证架构中进行仿真管理与控制，实现了对C_model的实时调用、输入参数的随机生成以及输出数据的实时比对等自动化功能。此外还与其他验证工程师合作搭建了视频信号处理系统的联合仿真平台，该平台实现了视频信号处理中所有模块的系统级验证。此外，对视频信号处理系统还进行了FPGA验证，作为对基于仿真的验证的有效补充。网表（netlist）设计完成以后还进行了post-layout simulation（后仿真），对芯片设计部门而言是流片前签发的最后一个环节。
本文还通过先进的EDA工具及芯片仿真环境的支持，对运动估计加速器模块代码覆盖率进行了统计分析。对运动估计加速器模块的验证通过了展讯公司模块验证的评审流程，被认为是充分的。实践表明，本文所采用的验证方法和结构是适合SC8800E芯片项目开发的，具有灵活性好、效率高、可复用性强等优点。
Abstract
SystemVerilog based verification of MEA module in video signal processing system
In this paper, the MEA module algorithm is analyzed and researched to some extent. In addition，through studying the popular verification techniques in IC industry，the whole functional verification for MEA module in TD-SCDMA/GSM chip SC8800E is completed, with the use of advanced verification methodology and the support of EDA tools. The verification environment platform in the chip level for MEA is also detailed in this paper. This is a multi-language simulation environment using Verilog, SystemVerilog, etc. The bus function is implemented by using the reusable BFM (Bus Functional Model), so that the verification work can carry out at the higher level more efficiently.
Also, in this paper, there are enough test cases designed for MEA module verification, which aim at covering all the features of the design. The verification platform is described using SystemVerilog, and Perl script is used to control the whole simulation in the verification structure, so that reference model in C_model can be called on the fly, the input parameters can be generated randomly and the output data can compared with the expected data automatically. Besides, with the other verification engineers’ team work, a simulation platform for image signal processing system has been built up. This platform implemented the system level verification of all ISP modules. Moreover, the verification of MEA module is also implemented with FPGA verification as an effective supplementary of simulation-based verification. After the design of netlist, post-layout simulation is also done, which is the last sign-off step before taping the chip out for chip design department.
With the support of advanced EDA tools and chip level verification environment, in this paper, the code coverage analysis and statistic ....
目录
摘要 I
Abstract II
目录 IV
图目录 VIII
表目录 IX
第一章 绪论 1
1.1 课题背景 1
1.2 本文的主要工作及贡献 2
1.3 章节安排 3
第二章 视频信号处理系统中运动估计加速器模块的算法及其硬件实现概述 4
2.1 运动估计简介 4
2.2 算法简介[3] 4
2.2.1 基于块的运动估计 5
2.2.2 整像素的运动估计 5
2.2.3 INTRA/INTER模式选择 6
2.2.4 半像素搜索 6
2.2.5 16x16/8x8预测模式选择 7
2.2.6 快速搜索算法 7
2.3 硬件实现 10
2.4 本章小结 11
第三章 SoC验证方法学简介 12
3.1 SoC设计挑战 12
3.1.1 系统设计方法[4] 12
3.1.2 深亚微米效应 13
3.1.3 IP集成 13
3.2 SoC验证流程 13
3.3 常用验证技术分类[5] [6] 15
3.3.1 静态技术 15
3.3.2 仿真技术 16
3.3.3 硬件加速和原型验证 16
3.4 验证平台策略 17
3.5 本章小结 19
第四章 SystemVerilog语言简介 21
4.1 SystemVerilog的特征 21
4.1.1 接口(interface) 22
4.1.2 全局声明和语句 22
4.1.3 时间单位和精度 22
4.1.4 抽象数据类型 23
4.1.5 断言 24
4.2 SystemVerilog验证方法学介绍[13] 24
4.2.1 验证面临挑战 24
4.2.2 SystemVerilog验证技术 25
4.2.3 产生带约束随机仿真 25
4.2.4 覆盖率驱动验证 26
4.2.5 断言 27
4.3 基于SystemVerilog的验证平台架构 28
4.3.1 分层验证平台结构 28
4.3.2 自顶向下和自底向上 29
4.3.3 结果检查 30
4.3.4 覆盖率驱动验证执行 31
4.3.5 使用形式分析 32
4.3.6 产生可重用验证IP 32
4.4 本章小结 33
第五章 MEA验证平台及流程 34
5.1 验证环境介绍 34
5.1.1 SC8800E芯片验证环境 34
5.1.2 模块验证平台的顶层结构 36
5.2 MEA模块验证平台的结构规划 37
5.2.1 验证方法与总体结构 37
5.2.2 仿真架构的设计 38
5.3 MEA模块验证平台的设计实现 38
5.3.1 待测功能列表 38
5.3.2 配置文件 39
5.3.3 数据文件 40
5.3.4文件列表 41
5.3.5 编程指南 41
5.3.6 回归分析 42
5.4 基于SystemVerilog的总线功能模型 42
5.5 与模块相关的顶层验证 43
5.5.1 SystemVerilog描述的中断处理程序 43
5.5.2模块间联合仿真 44
5.6 FPGA验证 45
5.7 后仿真 45
5.8 覆盖率分析 46
5.8.1 VCS工具Coverage Metrics简介 46
5.8.2仿真脚本 47
5.8.3覆盖率统计报告 47
5.9 本章小结 48
第六章 结论与展望 49
参考文献 51
关键字：系统级芯片，SystemVerilog，SystemVerilog验证方法学
参考文献
[1] 李小文等。TD-SCDMA——第三代移动通信系统、信令及实现，人民邮电出版社，2003
[2] 谢显中。TD-SCDMA第三代移动通信系统技术与实现，电子工业出版社，2005
[3] 葛翔。SC8800E MEA Design Spec.，展讯通信有限公司内部文档
[4] 魏少军。SOC设计方法学，电子产品世界， 2001，06
[5] Prakash Rashinkar, Peter Paterson, Leena Singh.System-on-a-chip Verification Methodology and techniques. Kluwer Academic Publishers，2002
[6] 曾繁泰，陈美金。EDA工程方法学，清华大学出版社
[7] David Dempster Michael Stuart .Verification Methology Mannual Techniques for Verifying HDL Designs. Teamwork International, 2002
[8] 徐英伟，刘佳。SOC功能验证的特点和方法，微处理机，2006，02
[9] 孟维佳,杨军。基于受限随机矢量生成的功能验证，电子器件，2005，01
[10] Reference Verification Methodology User Guide, version 8.6.4, Synopsys, Inc. April 2005
硕士学位论文
62页共计41155字
摘要
本文对视频信号处理系统中运动估计加速器模块的功能实现算法进行了一定程度的分析与研究，通过分析当今业界主要应用的验证技术，结合公司的实际情况选用了先进的验证方法，在EDA工具的支持下对运动估计加速器模块进行了全面的功能性验证。文中还详细剖析了芯片验证环境，这是一个运用SystemVerilog语言的仿真环境，利用总线功能模型（BFM）实现总线操作，使得验证在事务级（transaction level）进行，大大提高了验证的效率及可复用性。
本文针对运动估计加速器模块设计了足够的验证case，覆盖了模块的各项功能，并运用SystemVerilog搭建了高效的验证平台，通过Perl脚本对整个验证架构中进行仿真管理与控制，实现了对C_model的实时调用、输入参数的随机生成以及输出数据的实时比对等自动化功能。此外还与其他验证工程师合作搭建了视频信号处理系统的联合仿真平台，该平台实现了视频信号处理中所有模块的系统级验证。此外，对视频信号处理系统还进行了FPGA验证，作为对基于仿真的验证的有效补充。网表（netlist）设计完成以后还进行了post-layout simulation（后仿真），对芯片设计部门而言是流片前签发的最后一个环节。
本文还通过先进的EDA工具及芯片仿真环境的支持，对运动估计加速器模块代码覆盖率进行了统计分析。对运动估计加速器模块的验证通过了展讯公司模块验证的评审流程，被认为是充分的。实践表明，本文所采用的验证方法和结构是适合SC8800E芯片项目开发的，具有灵活性好、效率高、可复用性强等优点。
Abstract
SystemVerilog based verification of MEA module in video signal processing system
In this paper, the MEA module algorithm is analyzed and researched to some extent. In addition，through studying the popular verification techniques in IC industry，the whole functional verification for MEA module in TD-SCDMA/GSM chip SC8800E is completed, with the use of advanced verification methodology and the support of EDA tools. The verification environment platform in the chip level for MEA is also detailed in this paper. This is a multi-language simulation environment using Verilog, SystemVerilog, etc. The bus function is implemented by using the reusable BFM (Bus Functional Model), so that the verification work can carry out at the higher level more efficiently.
Also, in this paper, there are enough test cases designed for MEA module verification, which aim at covering all the features of the design. The verification platform is described using SystemVerilog, and Perl script is used to control the whole simulation in the verification structure, so that reference model in C_model can be called on the fly, the input parameters can be generated randomly and the output data can compared with the expected data automatically. Besides, with the other verification engineers’ team work, a simulation platform for image signal processing system has been built up. This platform implemented the system level verification of all ISP modules. Moreover, the verification of MEA module is also implemented with FPGA verification as an effective supplementary of simulation-based verification. After the design of netlist, post-layout simulation is also done, which is the last sign-off step before taping the chip out for chip design department.
With the support of advanced EDA tools and chip level verification environment, in this paper, the code coverage analysis and statistic ....
目录
摘要 I
Abstract II
目录 IV
图目录 VIII
表目录 IX
第一章 绪论 1
1.1 课题背景 1
1.2 本文的主要工作及贡献 2
1.3 章节安排 3
第二章 视频信号处理系统中运动估计加速器模块的算法及其硬件实现概述 4
2.1 运动估计简介 4
2.2 算法简介[3] 4
2.2.1 基于块的运动估计 5
2.2.2 整像素的运动估计 5
2.2.3 INTRA/INTER模式选择 6
2.2.4 半像素搜索 6
2.2.5 16x16/8x8预测模式选择 7
2.2.6 快速搜索算法 7
2.3 硬件实现 10
2.4 本章小结 11
第三章 SoC验证方法学简介 12
3.1 SoC设计挑战 12
3.1.1 系统设计方法[4] 12
3.1.2 深亚微米效应 13
3.1.3 IP集成 13
3.2 SoC验证流程 13
3.3 常用验证技术分类[5] [6] 15
3.3.1 静态技术 15
3.3.2 仿真技术 16
3.3.3 硬件加速和原型验证 16
3.4 验证平台策略 17
3.5 本章小结 19
第四章 SystemVerilog语言简介 21
4.1 SystemVerilog的特征 21
4.1.1 接口(interface) 22
4.1.2 全局声明和语句 22
4.1.3 时间单位和精度 22
4.1.4 抽象数据类型 23
4.1.5 断言 24
4.2 SystemVerilog验证方法学介绍[13] 24
4.2.1 验证面临挑战 24
4.2.2 SystemVerilog验证技术 25
4.2.3 产生带约束随机仿真 25
4.2.4 覆盖率驱动验证 26
4.2.5 断言 27
4.3 基于SystemVerilog的验证平台架构 28
4.3.1 分层验证平台结构 28
4.3.2 自顶向下和自底向上 29
4.3.3 结果检查 30
4.3.4 覆盖率驱动验证执行 31
4.3.5 使用形式分析 32
4.3.6 产生可重用验证IP 32
4.4 本章小结 33
第五章 MEA验证平台及流程 34
5.1 验证环境介绍 34
5.1.1 SC8800E芯片验证环境 34
5.1.2 模块验证平台的顶层结构 36
5.2 MEA模块验证平台的结构规划 37
5.2.1 验证方法与总体结构 37
5.2.2 仿真架构的设计 38
5.3 MEA模块验证平台的设计实现 38
5.3.1 待测功能列表 38
5.3.2 配置文件 39
5.3.3 数据文件 40
5.3.4文件列表 41
5.3.5 编程指南 41
5.3.6 回归分析 42
5.4 基于SystemVerilog的总线功能模型 42
5.5 与模块相关的顶层验证 43
5.5.1 SystemVerilog描述的中断处理程序 43
5.5.2模块间联合仿真 44
5.6 FPGA验证 45
5.7 后仿真 45
5.8 覆盖率分析 46
5.8.1 VCS工具Coverage Metrics简介 46
5.8.2仿真脚本 47
5.8.3覆盖率统计报告 47
5.9 本章小结 48
第六章 结论与展望 49
参考文献 51
关键字：系统级芯片，SystemVerilog，SystemVerilog验证方法学
参考文献
[1] 李小文等。TD-SCDMA——第三代移动通信系统、信令及实现，人民邮电出版社，2003
[2] 谢显中。TD-SCDMA第三代移动通信系统技术与实现，电子工业出版社，2005
[3] 葛翔。SC8800E MEA Design Spec.，展讯通信有限公司内部文档
[4] 魏少军。SOC设计方法学，电子产品世界， 2001，06
[5] Prakash Rashinkar, Peter Paterson, Leena Singh.System-on-a-chip Verification Methodology and techniques. Kluwer Academic Publishers，2002
[6] 曾繁泰，陈美金。EDA工程方法学，清华大学出版社
[7] David Dempster Michael Stuart .Verification Methology Mannual Techniques for Verifying HDL Designs. Teamwork International, 2002
[8] 徐英伟，刘佳。SOC功能验证的特点和方法，微处理机，2006，02
[9] 孟维佳,杨军。基于受限随机矢量生成的功能验证，电子器件，2005，01
[10] Reference Verification Methodology User Guide, version 8.6.4, Synopsys, Inc. April 2005
