mpc9992芯片应用电路设计.doc
约16页DOC格式手机打开展开
mpc9992芯片应用电路设计,mpc9992芯片应用电路设计15页 4800余字 有详细的设计和图示。摘要：mpc9992是与3.3v电压兼容的，pll基于pecl的时钟驱动器。使用sige技术，是一个完全微分设计以确保最小偏离度和pll不稳定性能。mpc9992的性能适于制造工作站，主机和远程通信的理想器件。它的输出频率可达400mhz，输出偏离...
内容介绍
此文档由会员 beijing2008 发布
MPC9992芯片应用电路设计
15页 4800余字 有详细的设计和图示。
摘要：
MPC9992是与3.3V电压兼容的，PLL基于PECL的时钟驱动器。使用SiGe技术，是一个完全微分设计以确保最小偏离度和PLL不稳定性能。MPC9992的性能适于制造工作站，主机和远程通信的理想器件。它的输出频率可达400MHz，输出偏离度低于100PS,因此能够满足大部分高要求的时钟应用要求。
MPC9992提供一个差动的PECL输入和一个晶体振荡器接口。所有控制信号都是与LVCMOS兼容的。
MPC9992具有一个同步脉冲输出端系统QSYNC。在输出端结构频率关系不是整数倍数的其他QSYNC系统当中，提供一个用于同步系统的信号。
MPC9992的是一种混合模拟/数字产品，模拟电路一般易受随机噪声的影响,尤其是如果这干扰从电源引脚加入时，影响更为严重。
Abstract：
The MPC9992 is a 3.3 V compatible, PLL based PECL clock driver. Using SiGe technology and a fully differential design ensures optimum skew and PLL jitter performance. The performance of the MPC9992 makes the device ideal for workstation, mainframe computer and telecommunication applications. With output frequencies up to 400 MHz and output skews less than 100 ps the device meets the needs of the most demanding clock applications.
The MPC9992 offers a differential PECL input and a crystal oscillator interface. All control signals are LVCMOS compatible.
The MPC9992 has a system synchronization pulse output QSYNC. In configurations with the output frequency relationships are not integer multiples of each other QSYNC .provides a signal for system synchronization purposes.
The MPC9992 is a mixed analog/digital product. Its analog circuitry is naturally susceptible to random noise, especially if this noise is seen on the power supply pins.
关键字： 时钟驱动器 晶体振荡器 同步脉冲发生器
目录
摘要………………………………………………………………………………..3
1、器件特点………………………………………………………………………4
2、功能描述……………………………………………………………………....4
3、MPC9992 锁相环（PLL）结构……………………………………………..6
4、 功能表 （结构控制）………………………………………………………6
5、引脚结构 ……………………………………………………………………..7
6、 绝对最大额定值…………………………………………………………….7
7、一般技术要求…………………………………………………………………8
8、直流特征………………………………………………………………………9
9、交流特征………………………………………………………………………10
10、应用信息……………………………………………………………………11
11、电源滤波器…………………………………………………………………12
12、封装尺寸……………………………………………………………………14
13、结论………………………………………………………………………...15
14、参考文献……………………………………………………………………15
15页 4800余字 有详细的设计和图示。
摘要：
MPC9992是与3.3V电压兼容的，PLL基于PECL的时钟驱动器。使用SiGe技术，是一个完全微分设计以确保最小偏离度和PLL不稳定性能。MPC9992的性能适于制造工作站，主机和远程通信的理想器件。它的输出频率可达400MHz，输出偏离度低于100PS,因此能够满足大部分高要求的时钟应用要求。
MPC9992提供一个差动的PECL输入和一个晶体振荡器接口。所有控制信号都是与LVCMOS兼容的。
MPC9992具有一个同步脉冲输出端系统QSYNC。在输出端结构频率关系不是整数倍数的其他QSYNC系统当中，提供一个用于同步系统的信号。
MPC9992的是一种混合模拟/数字产品，模拟电路一般易受随机噪声的影响,尤其是如果这干扰从电源引脚加入时，影响更为严重。
Abstract：
The MPC9992 is a 3.3 V compatible, PLL based PECL clock driver. Using SiGe technology and a fully differential design ensures optimum skew and PLL jitter performance. The performance of the MPC9992 makes the device ideal for workstation, mainframe computer and telecommunication applications. With output frequencies up to 400 MHz and output skews less than 100 ps the device meets the needs of the most demanding clock applications.
The MPC9992 offers a differential PECL input and a crystal oscillator interface. All control signals are LVCMOS compatible.
The MPC9992 has a system synchronization pulse output QSYNC. In configurations with the output frequency relationships are not integer multiples of each other QSYNC .provides a signal for system synchronization purposes.
The MPC9992 is a mixed analog/digital product. Its analog circuitry is naturally susceptible to random noise, especially if this noise is seen on the power supply pins.
关键字： 时钟驱动器 晶体振荡器 同步脉冲发生器
目录
摘要………………………………………………………………………………..3
1、器件特点………………………………………………………………………4
2、功能描述……………………………………………………………………....4
3、MPC9992 锁相环（PLL）结构……………………………………………..6
4、 功能表 （结构控制）………………………………………………………6
5、引脚结构 ……………………………………………………………………..7
6、 绝对最大额定值…………………………………………………………….7
7、一般技术要求…………………………………………………………………8
8、直流特征………………………………………………………………………9
9、交流特征………………………………………………………………………10
10、应用信息……………………………………………………………………11
11、电源滤波器…………………………………………………………………12
12、封装尺寸……………………………………………………………………14
13、结论………………………………………………………………………...15
14、参考文献……………………………………………………………………15
