3.3v低压cmos零延迟1:11时钟发生器-通信原理课程设计.doc

约23页DOC格式手机打开展开

3.3v低压cmos零延迟1:11时钟发生器-通信原理课程设计,3.3v低压cmos零延迟1:11时钟发生器-通信原理课程设计22页 6000余字摘要时钟是所有电子系统的心脏,其性能和稳定性直接决定着整个系统的性能。传统的数字时钟系统由晶振(osc)、频率合成器(fs)或频率时序发生器(ftg)、时钟缓冲器等基本元器件构成。现代电子产品所采用的时钟器件更加精确,而且功能更加丰富。时...
编号:10-31666大小:458.50K
分类: 论文>通信/电子论文

内容介绍

此文档由会员 孙阳阳 发布

3.3V低压CMOS零延迟1:11时钟发生器-通信原理课程设计

22页 6000余字

摘要
时钟是所有电子系统的心脏,其性能和稳定性直接决定着整个系统的性能。传统的数字时钟系统由晶振(OSC)、频率合成器(FS)或频率时序发生器(FTG)、时钟缓冲器等基本元器件构成。现代电子产品所采用的时钟器件更加精确,而且功能更加丰富。时钟器件决定着经过电路板的信号的节奏和精度,它在电子产品中无所不在,形状、尺寸和种类也多种多样,如高速、低速、低功率、低歪斜、多输出、单输出、单电压、多电压、零延迟、可编程等等,此外又可划分为面向内存、电信、网络设备、打印机、多媒体等应用的时钟产品。
近年来,虽然已经建立了很多成熟的设计方法用以解决数字系统中时钟解决方案的难点。但是,随着系统复杂度的不断提高,所需的时钟种类越来越多,用传统时钟系统设计方法很难满足设计需求。
下文介绍的是摩托罗拉飞思卡尔半导体公司最新生产的MPC93R52芯片,它是一3.3V基于PLL(琐相环路)的1:11时钟发生器和时钟驱动器。现全面介绍MPC93R52芯片资料。通过对其结构功能的分析,可以清晰的看到该系列时钟芯片单片即可取代传统的由FS、FTG、时钟缓冲器、ZDB等众多分立器件组成的时钟系统解决方案。

关键字:时钟驱动器 琐相环路 低压CMOS 零延迟 歪斜 压控振荡器
输出分频器 抖动

目录
摘要 (2)
一、MPC93R52芯片简介 (2)
二、芯片封装与引脚功能 (3)
2.1芯片封装形式 (3)
2.2芯片封装尺寸 (5)
2.3引脚功能 (8)
三、内部结构与工作原理 (8)
3.1芯片内部结构逻辑方框图 (8)
3.2工作原理 (8)
四、应用电路设计 (9)
4.1 MPC93R52应用说明 (9)
4.2 MPC93R52应用电路基本结构 (10)
4.3 MPC93R52电源过滤电路 (12)
4.4 MPC93R52零延迟应用 (13)
4.5 MPC93R52端口到端口歪斜的计算 (13)
4.6 MPC93R52传输线驱动应用 (15)
4.7 MPC93R52各主要参数曲线图 (17)
五、设计总结 (20)
参考资料网址和文献 (20)

设计总结
通信原理设计终于完成了,两周的辛苦终于告一段落,喜悦心情不言而语。当我刚刚拿到这个设计题目的时候,十来页全英文资料,MPC93R52是个什么?两周时间够吗?英文这么烂。刚开始我查原资料几乎是一两句都没有。于是我查些与MPC93R52芯片功能相近的中文资料.....