嵌入式系统实验报告-二位计数器-vhdl.doc
约2页DOC格式手机打开展开
嵌入式系统实验报告-二位计数器-vhdl,嵌入式系统实验报告-二位计数器-vhdl全文2页905字 图文并茂1.实验前准备（4分）1．继续学习vhdl。2．明确实验要求和实验的目的。3．分析二位计数器特点并画状态图和真值表。4．查阅资料，为实验做准备。5．初步设计程序，并在机器上进行编译验证、波形模拟，发现错误修改。得分：2.实验内容和目的（4分）实验内容：实...
内容介绍
此文档由会员 黄药师 发布
嵌入式系统实验报告-二位计数器-VHDL
全文2页905字 图文并茂
1. 实验前准备（4分）
1． 继续学习VHDL。
2． 明确实验要求和实验的目的。
3． 分析二位计数器特点并画状态图和真值表。
4． 查阅资料，为实验做准备。
5． 初步设计程序，并在机器上进行编译验证、波形模拟，发现错误修改。
得分：
2. 实验内容和目的（4分）
实验内容：
实现2位计数器。
实验目的：
在七段译码器上以十进制显示：0、1、2、3、0、...。时钟信号使用83管脚。采用自动机状态转换方式设计该计数器。
得分：
3. 实验步骤（4分）
1. 创建文本格式文件并保存成扩展名为.vhd的文件。
2. 录入源代码，保存，并将当前文件设为当前工程文档。
3. 选择设备，并为实体声明的端口与实际Pin进行匹配。
4. 编译文件并派错。
5. 建立波形文件。
6. 设置波形模拟的的激励信号。并调整适当的时间。
7. 模拟，观察结果、改正错误。
8. 向实验板下在程序进行调试、演示结果。
得分：
4. 实验总结（4分）
关于VHDL：通过第二次实验，更深入地学习和了解了VHDL语言。在这次的编程过程当中，出现了很多的IF-ELSE语句，由于这种语言和我们以前接触的语言有差别，因此在处理IF-ELSE 的时候不够灵活，因此出现了很多的错误，经过很多的调试才测试成功。
并且感觉到了VHDL语言功能的强大。
关于寄存器：实验之前，我花了很长时间去找寄存器，后来在查阅VHDL教学书上发现，其实在语言内部抽象出了Virable和Signal两个用来存储信息的逻辑机构。因为在以前只是简单认为它是对电路设计的形式化方法，而且仅仅是与实际电路进行对照性的描述而已。
关于开关的问题：因为设计上逻辑有点错误，浪费了很多时间才调试通过，其中还有很多的IF-ELSE的多层引起的问题。其中发现PROCESS中的的观察对象不应该和WAIT UNTIL重复。
感觉到了VHDL语言的用处之广！
全文2页905字 图文并茂
1. 实验前准备（4分）
1． 继续学习VHDL。
2． 明确实验要求和实验的目的。
3． 分析二位计数器特点并画状态图和真值表。
4． 查阅资料，为实验做准备。
5． 初步设计程序，并在机器上进行编译验证、波形模拟，发现错误修改。
得分：
2. 实验内容和目的（4分）
实验内容：
实现2位计数器。
实验目的：
在七段译码器上以十进制显示：0、1、2、3、0、...。时钟信号使用83管脚。采用自动机状态转换方式设计该计数器。
得分：
3. 实验步骤（4分）
1. 创建文本格式文件并保存成扩展名为.vhd的文件。
2. 录入源代码，保存，并将当前文件设为当前工程文档。
3. 选择设备，并为实体声明的端口与实际Pin进行匹配。
4. 编译文件并派错。
5. 建立波形文件。
6. 设置波形模拟的的激励信号。并调整适当的时间。
7. 模拟，观察结果、改正错误。
8. 向实验板下在程序进行调试、演示结果。
得分：
4. 实验总结（4分）
关于VHDL：通过第二次实验，更深入地学习和了解了VHDL语言。在这次的编程过程当中，出现了很多的IF-ELSE语句，由于这种语言和我们以前接触的语言有差别，因此在处理IF-ELSE 的时候不够灵活，因此出现了很多的错误，经过很多的调试才测试成功。
并且感觉到了VHDL语言功能的强大。
关于寄存器：实验之前，我花了很长时间去找寄存器，后来在查阅VHDL教学书上发现，其实在语言内部抽象出了Virable和Signal两个用来存储信息的逻辑机构。因为在以前只是简单认为它是对电路设计的形式化方法，而且仅仅是与实际电路进行对照性的描述而已。
关于开关的问题：因为设计上逻辑有点错误，浪费了很多时间才调试通过，其中还有很多的IF-ELSE的多层引起的问题。其中发现PROCESS中的的观察对象不应该和WAIT UNTIL重复。
感觉到了VHDL语言的用处之广！
