嵌入式系统实验报告-并串转换器-vhdl.doc
约2页DOC格式手机打开展开
嵌入式系统实验报告-并串转换器-vhdl,嵌入式系统实验报告-并串转换器-vhdl全文2页823字叙述详尽 1.实验前准备（4分）1．继续学习vhdl。2．明确实验要求和实验的目的。3．分析并串转换器特点并画状态图和真值表。4．查阅资料，为实验做准备。5．初步设计程序，并在机器上进行编译验证、发现错误修改。得分：2.实验内容和目的（4分）实验内容：实现并串转换...
内容介绍
此文档由会员 黄药师 发布
嵌入式系统实验报告-并串转换器-VHDL
全文2页823字 叙述详尽
1. 实验前准备（4分）
1． 继续学习VHDL。
2． 明确实验要求和实验的目的。
3． 分析并串转换器特点并画状态图和真值表。
4． 查阅资料，为实验做准备。
5． 初步设计程序，并在机器上进行编译验证、发现错误修改。
得分：
2. 实验内容和目的（4分）
实验内容：
实现并串转换器：将并行输入的信号以串行方式输出，这里要注意需先对时钟进行分频，用得到的低频信号控制时序，有利于观察结果（可以通过L灯观察结果）。
实验目的：
掌握并串转换器的设计，能把并行的输入转换成串行的输出。并且对时钟进行分频操作。
得分：
3. 实验步骤（4分）
1. 创建文本格式文件并保存成扩展名为.vhd的文件。
2. 录入源代码，保存，并将当前文件设为当前工程文档。
3. 选择设备，并为实体声明的端口与实际Pin进行匹配。
4. 编译文件并派错。
5. 模拟，观察结果、改正错误。
6. 根据实验要求，对时钟进行分频操作
7. 向实验板下在程序进行调试、演示结果。
得分：
4. 实验总结（4分）
关于VHDL：通过第三次实验，更加深入地了解和熟悉了VHDL语言。能比较灵活地使用VHDL语言。特别是这次实验中对于分频部分代码的编写。
其他： 实验中设置了6个输入位input : in std_logic_vector (5 downto 0)，和6个输出位，为了显示方便，我设置了一个outprint位，用来显示输入的位的循环。实验的时候，需要按住使能键，输入的灯就会往前顺移，因为设置的分频比较慢，所以效果比较明显。感觉分频的作用在显示输出的时候的作用很大。对于分频在程序中的实现有了更深刻的认识。
得分：
全文2页823字 叙述详尽
1. 实验前准备（4分）
1． 继续学习VHDL。
2． 明确实验要求和实验的目的。
3． 分析并串转换器特点并画状态图和真值表。
4． 查阅资料，为实验做准备。
5． 初步设计程序，并在机器上进行编译验证、发现错误修改。
得分：
2. 实验内容和目的（4分）
实验内容：
实现并串转换器：将并行输入的信号以串行方式输出，这里要注意需先对时钟进行分频，用得到的低频信号控制时序，有利于观察结果（可以通过L灯观察结果）。
实验目的：
掌握并串转换器的设计，能把并行的输入转换成串行的输出。并且对时钟进行分频操作。
得分：
3. 实验步骤（4分）
1. 创建文本格式文件并保存成扩展名为.vhd的文件。
2. 录入源代码，保存，并将当前文件设为当前工程文档。
3. 选择设备，并为实体声明的端口与实际Pin进行匹配。
4. 编译文件并派错。
5. 模拟，观察结果、改正错误。
6. 根据实验要求，对时钟进行分频操作
7. 向实验板下在程序进行调试、演示结果。
得分：
4. 实验总结（4分）
关于VHDL：通过第三次实验，更加深入地了解和熟悉了VHDL语言。能比较灵活地使用VHDL语言。特别是这次实验中对于分频部分代码的编写。
其他： 实验中设置了6个输入位input : in std_logic_vector (5 downto 0)，和6个输出位，为了显示方便，我设置了一个outprint位，用来显示输入的位的循环。实验的时候，需要按住使能键，输入的灯就会往前顺移，因为设置的分频比较慢，所以效果比较明显。感觉分频的作用在显示输出的时候的作用很大。对于分频在程序中的实现有了更深刻的认识。
得分：
