数字电子钟逻辑电路设计.doc
约11页DOC格式手机打开展开
数字电子钟逻辑电路设计,摘要 本次数字时钟电路设计使用了三片74ls161二进制计数器,三片74ls160十进制计数器和一片74lsoo二输入四与非门采用异步连接设计构成数字电子钟。分、秒均使用60进制循环计数，时使用24进制循环计数。关键词 电子时钟；清零；循环计时1设计任务及主要技术指标和要求1.1 设计任务：用中小...
内容介绍
此文档由会员 ydiverson 发布
数字电子钟逻辑电路设计
摘要 本次数字时钟电路设计使用了三片74LS161二进制计数器,三片74LS160十进制计数器和一片74LSOO二输入四与非门采用异步连接设计构成数字电子钟。分、秒均使用60进制循环计数，时使用24进制循环计数。
关键词 电子时钟；清零；循环计时
1设计任务及主要技术指标和要求
1.1 设计任务：
用中小规模集成电路设计一台能显示时，分，秒的数字电子钟。
1.2 主要技术指标和要求：
1.2.1 由555定时器产生1Hz的标准秒信号。
1.2.2 秒、分为00~59进制计数器
1.2.3 时为00~23二十四进制计数器。
