浅析verilog hdl硬件语义.rar
浅析verilog hdl硬件语义,《浅析verilog hdl硬件语义》本资料共22页。是继《verilog语言入门基础知识》的又一力作！也是《verilog语言入门基础知识》的后续课程。是进一步学习verilog hdl对应硬件的应用规则的好材料！目录一、什么是综合二、逻辑值体系三、数据类型四、值保持器的硬件建模五、常量与参数六、运算符体系七、锁存器...
该文档为压缩文件,包含的文件列表如下:
内容介绍
原文档由会员 失魂意 发布
《浅析Verilog HDL硬件语义》
本资料共22页。是继《Verilog语言入门基础知识》的又一力作！也是《Verilog语言入门基础知识》的后续课程。是进一步学习Verilog HDL对应硬件的应用规则的好材料！
目录
一、什么是综合
二、逻辑值体系
三、数据类型
四、值保持器的硬件建模
五、常量与参数
六、运算符体系
七、锁存器建模——If语句
八、锁存器建模——Case语句
九、优先级编码器/译码器建模——Case语句
十、循环语句——For语句
十一、触发器建模
十二、阻塞式与非阻塞式赋值
十三、模型的优化
十四、资源分配
十五、公共子表达式
十六、触发器/锁存器的优化
十七、设计规模
十八、Verilog HDL设计——小结
本资料共22页。是继《Verilog语言入门基础知识》的又一力作！也是《Verilog语言入门基础知识》的后续课程。是进一步学习Verilog HDL对应硬件的应用规则的好材料！
目录
一、什么是综合
二、逻辑值体系
三、数据类型
四、值保持器的硬件建模
五、常量与参数
六、运算符体系
七、锁存器建模——If语句
八、锁存器建模——Case语句
九、优先级编码器/译码器建模——Case语句
十、循环语句——For语句
十一、触发器建模
十二、阻塞式与非阻塞式赋值
十三、模型的优化
十四、资源分配
十五、公共子表达式
十六、触发器/锁存器的优化
十七、设计规模
十八、Verilog HDL设计——小结
