交通灯数字电子技术课程设计.doc

交通灯数字电子技术课程设计
1万字 22页
包括程序代码


目录
一．方案分析与对比••••••••••••••••••••••••••••••••2
1.1方案分析••••••••••••••••••••••••••••••••••••••2
1.2方案对比••••••••••••••••••••••••••••••••••••••2
二．整体设计论述••••••••••••••••••••••••••••••••••3
三．单元模块设计与仿真••••••••••••••••••••••••••••6
3.1时钟分频模块•••••••••••••••••••••••••••••••••6
3.2交通灯控制及计时模块••••••••••••••••••••••••••7
3.3扫描显示译码模块••••••••••••••••••••••••••••••9
3.4顶层文件的编写•••••••••••••••••••••••••••••••10
四．硬件实验方案及实验结果•••••••••••••••••••••••13
4.1硬件实验方案•••••••••••••••••••••••••••••••••13
4.2实验结果•••••••••••••••••••••••••••••••••••••15
五．收获和体会•••••••••••••••••••••••••••••••••••15
六．参考文献•••••••••••••••••••••••••••••••••••••13
附录（程序代码）••••••••••••••••••••••••••••••••••17


六．参考文献
【1】EDA技术与VHDL 清华大学出版社 潘松 黄继业
【2】数字电路EDA入门------VHDL程序实例集 北京邮电大学出版社
张亦华
【3】VHDL应用与开发实践 科学出版社 甘历
【4】CPLD/FPGA应用开发技术与工程实践 人民邮电出版社
【5】FPGA系统设计与实践 电子工业出版社 黄智伟



附录（程序代码）
时钟分频模块：
LILIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY fp IS
PORT(clk:IN STD_LOGIC;
CLK1S:OUT STD_LOGIC);
END fp;
ARCHITECTURE one OF fp IS
......




交通灯控制及计时模块：
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY kz IS
PORT (CLK1S,car:IN STD_LOGIC;--1S脉冲，支干道车辆检测
TIME1H,TIME1L:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);--主干道计时
......



扫描显示译码模块：
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
ENTITY xs IS
PORT(clk,CLK1S,car:IN STD_LOGIC;
TIME1H,TIME1L:IN STD_LOGIC_VECTOR(3 DOWNTO 0); --主干道置数
......



顶层文件：
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
ENTITY jtd IS
PORT (clk:IN STD_LOGIC; --动态扫描时钟
car:IN STD_LOGIC; --支路车辆传感信号
......