i2c总线eeprom控制系统设计.doc

1.7万字 34页
摘 要
本文所研究的是用VHDL语言编程后的可编程逻辑器件作为控制器，通过编程接口计算机可以把帧结构数据下载到EEPROM中。再可以把写入EEPROM中的数据读回计算机进行校验。本文首先简要的介绍了存储器的发展现状、发展趋势、研究的目的及意义。然后还介绍了I2C总线的通信协议和在总线协议控制下实现EEPROM存储的24C64芯片的读写规则，以及FPGA的优缺点。本文所研究的是用VHDL语言编程后的可编程逻辑器件作为控制器，通过USB接口，计算机可以把帧结构数据下载到EEPROM中。再把EEPROM中的数据读回计算机进行校验。在此设计中，采用了以CPLD/FPGA控制逻辑模块为核心电路的实现方式。从而实现了通过计算机将所需程序利用JTAG接口下载到FPGA中和将需要下载的数据利用USB控制卡下载到FPGA中，再通过FPGA内以下载的程序控制将下载的数据存储到EEPROM中。数据存储完毕后，再利用FPGA内部的程序控制将所存储的数据读取出来并利用USB控制卡发送回计算机中进行校验。

关键词：存储器，可编程逻辑器件，数据
目 录
1 绪论
2 系统方案设计及器件选择
3 系统的硬件设计
3．1 24C64存储器的设计
3．2 FPGA的配置电路设计
3．3 去耦电容的设计
4 系统的软件设计
4．1 Xilinx设计流程
4．2 模块图
5 运行结果
6 本次设计中遇到的问题和解决方案
7 结论 29
附录A 原理图
附录B PCB板图