简易数字频率计设计.doc
约28页DOC格式手机打开展开
简易数字频率计设计,2.9万字有设计代码摘要：采用现场可编程门阵列(fpga)为控制核心，利用vhdl语言编程，下载烧制实现。将所有器件集成在一块芯片上，体积大大减小的同时还提高了稳定性，可实现大规模和超大规模的集成电路，测频测量精度高，测量频率范围大，而且编程灵活、调试方便。简易数字频率计利用复杂可编程逻辑器件fpga,vhdl编程将所...
内容介绍
此文档由会员 915 发布
2.9万字 有设计代码
摘要：
采用现场可编程门阵列(FPGA)为控制核心，利用VHDL语言编程，下载烧制实现。将所有器件集成在一块芯片上，体积大大减小的同时还提高了稳定性，可实现大规模和超大规模的集成电路，测频测量精度高，测量频率范围大，而且编程灵活、调试方便。简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存和译码显示电路4部分。其中分频模块输出的闸门信号控制计数器的计数。计数模块由八个十进制计数器组成，测量范围0HZ~99MHZ，各计数器的输出的BCD码送译码变成十进进制数送LCD显示。
关键字： 计数 VHDL FPGA 频率
目 录
1系统的设计
2 单元电路模块设计
2.1整形电路
2.2分频电路
2.3计数电路
2.4锁存电路
2.5键控电路
3.软件设计
4.系统测试
5总结
6附录
摘要：
采用现场可编程门阵列(FPGA)为控制核心，利用VHDL语言编程，下载烧制实现。将所有器件集成在一块芯片上，体积大大减小的同时还提高了稳定性，可实现大规模和超大规模的集成电路，测频测量精度高，测量频率范围大，而且编程灵活、调试方便。简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存和译码显示电路4部分。其中分频模块输出的闸门信号控制计数器的计数。计数模块由八个十进制计数器组成，测量范围0HZ~99MHZ，各计数器的输出的BCD码送译码变成十进进制数送LCD显示。
关键字： 计数 VHDL FPGA 频率
目 录
1系统的设计
2 单元电路模块设计
2.1整形电路
2.2分频电路
2.3计数电路
2.4锁存电路
2.5键控电路
3.软件设计
4.系统测试
5总结
6附录
