基于vhdl语言设计数字频率计.doc

约7页DOC格式手机打开展开

基于vhdl语言设计数字频率计,基于vhdl语言设计数字频率计页数:7字数:20391.数字频率计的基本设计原理 数字频率计的原理框图如图1所示。他主要由5个模块组成,分别是:脉冲发生器电路、测频控制信号发生器电路、计数模块电路、锁存器、译码驱动电路。?当系统正常工作时,脉冲发生器提供的1 hz的输入信号,经过测频控制信号发生器进行信号的变换,产生计...
编号:10-62762大小:175.00K
分类: 论文>其他论文

内容介绍

此文档由会员 cnlula 发布

基于VHDL语言设计数字频率计


页数:7 字数:2039


1.数字频率计的基本设计原理
数字频率计的原理框图如图1所示。他主要由5个模块组成,分别是:脉冲发生器电路、测频控制信号发生器电路、计数模块电路、锁存器、译码驱动电路。?
当系统正常工作时,脉冲发生器提供的1 Hz的输入信号,经过测频控制信号发生器进行信号的变换,产生计数信号,被测信号通过信号整形电路产生同频率的矩形波,送入计数模块,计数模块对输入的矩形波进行计数,将计数结果送入锁存器中,保证系统可以稳定显示数据,显示译码驱动电路将二进制表示的计数结果转换成相应的能够在七段数码显示管上可以显示的十进制结果。在数码显示管上可以看到计数结果。