基于fpga的数字钟的设计.doc
约7页DOC格式手机打开展开
基于fpga的数字钟的设计,基于fpga的数字钟的设计页数：7字数：1181一 引言本设计采用eda以硬件描述语言(vhdl)为系统逻辑描述手段设计文件,在maxplusii工具软件环境下，采用自顶向下的设计发放，由各个基本模块共同构建了一个基于fpga的数字时钟.关键词:eda,fpga,vhdl, altera, 数字钟,电子设计二 课题背景...
内容介绍
此文档由会员 cnlula 发布
基于FPGA的数字钟的设计
页数：7 字数：1181
一 引言
本设计采用EDA以硬件描述语言(VHDL)为系统逻辑描述手段设计文件,在MaxplusII工具软件环境下，采用自顶向下的设计发放，由各个基本模块共同构建了一个基于FPGA的数字时钟.
关键词:EDA,FPGA,VHDL, ALTERA, 数字钟,电子设计
二 课题背景
.利用EDA技术进行电子系统的设计具有以下几个特点:采用自顶向下的设计方法;用软件的形式设计硬件;用软件的方式设计过程中可用相关软件进行仿真;系统可现场编程,在线升级;整个系统集成在一个芯片上,体积小,功耗低,可靠性高.因此,EDA技术是现代电子设计的发展趋势.
三 多功能数字时钟的设计
本设计采用层次化,模块化的设计方法,设计了一个简单的多功能数字钟.主芯片采用EPF10K10LC84-4.
首先对数字钟的功能描述如下:
1. 具有时,分,秒计数显示功能,以12小时循环计数.
2. 具有清零,调整小时,分钟的功能.
页数：7 字数：1181
一 引言
本设计采用EDA以硬件描述语言(VHDL)为系统逻辑描述手段设计文件,在MaxplusII工具软件环境下，采用自顶向下的设计发放，由各个基本模块共同构建了一个基于FPGA的数字时钟.
关键词:EDA,FPGA,VHDL, ALTERA, 数字钟,电子设计
二 课题背景
.利用EDA技术进行电子系统的设计具有以下几个特点:采用自顶向下的设计方法;用软件的形式设计硬件;用软件的方式设计过程中可用相关软件进行仿真;系统可现场编程,在线升级;整个系统集成在一个芯片上,体积小,功耗低,可靠性高.因此,EDA技术是现代电子设计的发展趋势.
三 多功能数字时钟的设计
本设计采用层次化,模块化的设计方法,设计了一个简单的多功能数字钟.主芯片采用EPF10K10LC84-4.
首先对数字钟的功能描述如下:
1. 具有时,分,秒计数显示功能,以12小时循环计数.
2. 具有清零,调整小时,分钟的功能.
