fgpga课程设计.doc

FGPGA课程设计


页数：18 字数：5021

FPGA课程设计报告


第1章 智能抢答器概述
1.1 智能抢答器简介
随着数字微电子技术和半导体制造工艺的进步,大规模和超大规模集成电路正在迅猛而飞速地发展,特别是用于数字电路或数字系统的可编程逻辑器件。在可编程逻辑及其技术中,在系统可编程(ISP)是一种新的概念,新的标准,新的技术。是20世纪90年代出现的最先进的可编程器件,它无须编程器,可直接对安装在用户目标板上的ISP器件编程,从而给电子产品的设计和生产带来许多革命性的变化,被誉为第四代PLD器件,代表着PLD的方向。
传统数字电路设计是利用标准集成电路,电路板来实现电路功能。可编程逻辑器件和EDA技术使设计方法发生了质的变化,把以前"电路设计+硬件搭配+调试焊接"转化为"功能设计+软件模拟+仿真下载"。利用EDA开发平台,采用可编程逻辑器件CPLD/FPGA,使硬件的功能可通过编程来实现,这种新的基于芯片的设计方法能够使设计者有更多机会充分发挥创造性思维,实现多种复杂数字逻辑系统的功能,将原来由电路板设计完成的工作放到芯片的设计中进行,减少了连线和体积,提高了集成度,降低了干扰,大大减清了电路设计和PCB设计的工作量和难度,增强了设计的灵活性,有效地提高了工作效率,增加了系统的可靠性和稳定性,提高了技术指标。
本文以ABEL设计语言为手段,以isp DesignExpert system EDA软件为平台的现代数字系统设计方法和特点,采用自顶向下方式将系统按功能逐层分割的层次化设计方法设计抢答器，各个模块用硬件描述语言来完成电路描述,使之成为一个个独立的模块,在设计过程中可以随意调用,从而完成整个抢答器的设计。本抢答器结构简单，但功能强大，且易控制操作。
抢答器适用于各类知识竞赛、文娱综艺节目，尤其是在电视上的各种知识竞赛，除了可以把各抢答组号、违例组号、抢答规定时限、答题时间倒计时/正计时在仪器面板上显示外，还可外接大屏幕显示屏显示给赛场与观众，活跃现场气氛，便于监督，公平竞争。1.2 智能抢答器的作用
比赛中为了准确、公正、直观地判断出第一抢答者，所设计的抢答器通常由数码显示、灯光、音响等多种手段指示出第一抢答者。同时还应设计记分、犯规和奖惩记录等多种功能。