[优秀课程设计课程论文]数电课程设计——数字钟.doc

数字钟

1 设计任务与要求
1.1 设计任务
数字钟是一种用数字显示秒、分、时的计时装置，与传统的机械钟相比，它具有走时准确、显示直观、无需机械传动等优点。因而得到了广泛的应用。小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数字电子钟。
本次课程设计要求以中规模集成电路为主，利用所学知识，设计一个数字钟。通过本次课程设计，进一步加强数字电路综合应用能力，掌握数字电路的设计技巧，增强实践能力，以及熟练掌握数字钟的系统设计、组装、调试及故障排除的方法。
1.2 设计要求
数字钟采用数码管显示，显示范围0时0分00秒——23时59分59秒；
提出至少两种设计实现方案，并优选方案进行设计；
有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；
电路具有整点报时功能，报时声响为四低一高，最后一响正好为整点；
并且要求走时准确。
画出电路原理图（或仿真电路图）；
选择元器件及参数，列出有相关元器件清单；
自行装配和调试，并能发现问题和解决问题。
编写设计报告，写出设计与制作的全过程，附上有关资料和图纸，有心得体会。
2 总体概要设计
数字钟的电路组成方框图如图2.1所示。
由图可见，数字钟由晶振分频、计时、校时、闹铃设置、比较、闹响延时、显示选择、译码显示九个模块组成，其中计时模块是整个电路的核心，其他模块可看作辅助电路，帮助完成增强功能。
晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的脉冲，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。
分频器电路将32768Ｈz的高频方波信号分频后得到1Hz的方波信号，可以供秒计数器进行计数。同时可得得到2Hz的调节脉冲和512和1024Hz的报时脉冲。分频器实际上也就是计数器。
　 时间计数电路由秒计数器、分计数器及时计数器电路构成，其中秒计数器、分计数器为60进制计数器，时计数器设计为12进制计数器或者24进制计数器，我们这里设计闹响计数器为30进制计数器，由秒向的进位信号驱动，即闹铃闹响最长时间为30分钟。　
译码显示电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。显示采用LED。
比较模块在闹铃时间与时钟计数器时间相等时给出一个信号。
闹响延时在收到比较模块的信号后给出最长一个长达三十分钟的选通信号。
整点报时在整点时发出四低一高的报时响声，并且闹铃开启的情况下到设置的闹铃时间时发出铃声。
显示选择模块在设置闹铃时选择显示置闹时间,在平时显示时钟时间。