数字式秒表设计及进阶 (课程设计).doc

一、 内容摘要
本设计所实现的数字式秒表是电子设计技术中最基本的设计实验之一。该数字计数系统的逻辑结构较简单，是由微动开关、抖动消除电路、三状态控制电路、微分及整形清零电路、上电复位电路、0•1秒脉冲发生器、闸门计数控制电路、译码及显示电路组成的电子秒表，其中核心的部分为0•1秒脉冲发生器、计数、译码及显示电路部分，而其它部分是为使电子秒表在0．1～9•9秒范围内测定时间附加上的一些外围控制电路。
本设计报告由内容摘要、设计任务指标、系统方案论证、元件清单、单元电路设计、电路图及电路工作原理、组装调试、设计成果的评价、课程设计心得体会和参考文献十大部分组成，力求将整个系统的设计过程、原理、以及心得体会完整的呈现出来。
二、 设计任务及指标
1 通过本课程设计计算、安装调试、资料整理、撰写报告等环节，初步掌握电子设计方法以及完成数字秒表的电路设计。
2 利用基本RS触发器、脉冲发生器及计数、译码、显示等单元电路设计数字秒表。
3 由2位数码管显示计数时间，显示分辨率为0.1s，计时误差小于5%。
4 在实验装置上或者利用仿真软件完成数字秒表的线路连接和调试，实现上电自动清零、启动计时显示、暂停计时显示以及重新计时等控制功能。
三、 系统设计方案论证
1 数字式秒表，首先需要一个数字显示。按设计要求，须用数码管来做显示器。题目要求最大记数值为9.9秒，则需要一个8段数码管作为秒位（有小数点）和一个7段数码管作为分秒位。要求计数分辨率为0. 1秒，那么我们需要相应频率的信号发生器。选择信号发生器时，有两种方案：一种是用晶体震荡器，另一种方案是采用集成电路555定时器与电阻和电容组成的多谐振荡器。秒表核心部分——计数器，使用两个74LS390计数器构成，这种连接方式简单，使用元器件数量少。计数脉冲是由555定时器构成的多谐振荡器，产生10赫兹脉冲，如果精度要求高，也可采用石英振荡器。在选择译码器的时候，有多种选择，如74LS46，74LS47，74LS48等4-7线译码器。为了减小设计的误差，还需要设计在开关端设计消抖电路、微分电路、整形电路。为了满足上电复位，还应该设计上点复位电路。